高增益CMOS折疊式共源共柵運算放大器的設計

河北科技學院智能制造工程學院 許衍彬

運算放大器在模擬電路系統及數?；旌闲盘栯娐废到y中非常重要，是電路系統中的基礎功能模塊，對電路系統的各項性能指標實現起到關鍵性的作用。本文提出了一種高增益折疊式共源共柵（cascode）運算放大器。其輸入端采用折疊式共源共柵結構，有效的提高了電路的增益和PSRR（電源電壓抑制比）值。在0.18μm CMOS工藝下對電路進行了仿真分析，SPICE的模擬結果表明，該運算放大器的增益為110dB，單位增益帶寬為74.3MHz，相位裕度為54.4°，CMRR為120dB，PSRR為84.6dB。

隨著我國微電子事業和通信事業的迅速發展CMOS運算放大器被廣泛的應用于模數轉換器、數模轉換器、濾波器、視頻放大器等各種各樣的電路中。根據不同的需求種類，人們設計了多種運放結構。常用的運算放大器的三種結構有：折疊式共源共柵運算放大器、套筒式運算放大器和兩級運算放大器。共源共柵電路結構運放具有高增益、高輸入共模范圍、高輸出擺幅和高整體增益帶寬(UGBW)等優點，所以它已被作為目前和未來最常用的架構。目前運算放大器設計的改進主要集中在兩級運算放大器，對于多級的運算放大器則比較少。而折疊式共源共柵運算放大電路頻率特性好，功耗比較低，單位增益帶寬高等特點。

本文采用帶有增益提高級的共源共柵結構來提高運放的增益，第一級為共源共柵結構，第二級為共源放大器和消零電阻，增大了運放的增益，提高了電路的穩定性。

1 高增益共源共柵放大器的設計與實現

折疊式共源共柵運算放大器具有較大的帶寬和較高的運行速度，次主導極點由內部有源負載MOS的跨導和內部節點的寄生電容決定。采用NMOS作為輸入對來設計折疊式共源共柵運算放大器電路，可以獲得較高的跨導并增加DC增益。

為了提高運放的增益，這里采用帶有增益提高級的共源共柵結構來提高運放的增益，如圖1所示。為使電路更加穩定，輸出阻抗更高，選擇反饋放大器控制M1的漏電壓使其等于Vb，通過小信號分析可知運放的輸出阻抗擴大了A倍，其表達式如式(1)所示：

圖1 提高增益電路

常用的運算放大器電路包含許多極點。由于存在極點，因此必須對電路進行補償。這需要校正運算放大器的開環傳遞函數，以使電路在閉環狀態下穩定工作。在設計中有兩種方法可以使系統穩定工作并滿足設計要求：第一種方法是選擇合適的結構，以使極點在系統信號路徑中最少，這種方式將降低運算放大器的電壓增益并限制輸出擺幅；第二種方法是使系統增益交點由補償電路向內推，這種方式使運算放大器的增益僅保持在低頻段并降低了帶寬。本文采用第二種方法來進行頻率補償，完整電路結構如圖2所示。

圖2 完整的運算放大器電路結構

該電路由五個部分組成：M0～M10為cascode差分輸入級，M1、M2、M9、M10為共源共柵連接結構，M3與M4、M5與M6、M7與M8的寬長比相同，并實現電流鏡和單端輸出的功能；M13～M15為提高差分輸入級增益結構部分，M15與M0組成比例恒流源結構；M11～M12為共源放大器兼并做輸出級部分；R0和Cc為消零電阻，實現頻率補償，提高運放的穩定性；M16～M22及R1為偏置電流源部分。

2 模擬仿真

在0.18μm CMOS工藝下，當負載電容為5pF，電源電壓為5V時，使用Spice工具對設計的放大器進行仿真，結果如下。

2.1 幅頻特性和相頻特性

運算放大器的幅頻特性和相頻特性曲線分別如圖3和圖4所示。由圖3可知，該電路的開環增益為110dB，單位增益帶寬為74.3MHz，由圖4可知該電路的相位裕度為54.4°。

圖3 運放的幅頻特性曲線(右圖為低頻部分的特性曲線）

圖4 運放的相頻特性曲線

2.2 共模抑制比CMRR

將運算放大器的反相輸入端和輸出端用一個1V的交流電壓源連接，該電壓源的正端和運算放大器的反相輸入端相連。運行交流仿真，得到輸出端Vo的增益曲線，即為運算放大器CMRR的倒數的幅頻特性曲線，如圖5所示。由圖可知該電路的共模抑制比約為120dB。

圖5 CMRR倒數的幅頻特性曲線

2.3 電源電壓抑制比PSRR

將運算放大器的反相輸入端和輸出端短接，將差分輸入信號設為0，在電源電壓源添加1V的交流分量vdd，運行交流仿真，得到輸出端Vo的增益曲線即為運算放大器PSRR的倒數的幅頻特性曲線，如圖6所示。由圖可知該電路的電源電壓抑制比約為84.6dB。

圖6 PSRR倒數的幅頻特性曲線

結論：運算放大器這一電路結構，在電路中有非常廣泛的使用，對電路系統的各項性能指標實現起到關鍵性的作用。本文提出了一種兩級CMOS運算放大器，結合增益提高技術，有效地提高了運算放大器的增益。基于0.18μmCΜOS工藝，進行電路仿真和驗證，實現了運放高增益的要求。SPICE的模擬結果表明，該運算放大器的增益為110dB，單位增益帶寬為74.3MHz，相位裕度為54.4°，CMRR為120dB，PSRR為84.6dB。通過對電路的仿真和分析可以得出，共源共柵結構的對電路和共源結構的電路可以使輸出阻抗提高，從而進一步提高了電路的增益。