TTL和CMOS數字集成電路的計算機檢測探討

程煜涵

摘要：本文對TTL和CMOS數字集成電路的計算機檢測問題展開分析與探討，首先對TTL以及CMOS器件的基本性能以及應用特性進行分析，然后對基于計算機檢測技術對芯片質量進行檢測的基本原理與方法展開探討，最后對TTL數字集成電路與CMOS數字集成電路實現并存對接的關鍵思路進行研究，僅供參考。

關鍵詞：TTL;CMOS;數字集成電路;計算機檢測

數字集成電路是數字電路系統中非常重要的構成部分之一，可根據電路結構的差異將數字集成電路劃分為TTL以及COMS數字集成電路這兩大類型。與其他常規意義上的數字電路相比，數字集成電路具有功耗低、體積小、可適用于大規模工業制造等一系列優勢，因而在近年來得到了非常廣泛的應用于發展[1]。在數字集成電路的使用過程中，TTL以及COMS數字集成電路常處于并存狀態，且需要搭載接口電路實現對接。在這一范疇下，對TTL以及COMS數字集成電路并存對接的相關問題以及芯片質量計算機檢測問題進行研究，有著非常重要的意義。

1 TTL以及COMS器件

首先，從TTL數字集成電路的角度上來說，其由兩種完全不同的極性載流子所進行電傳導形成的雙極晶體管構成，因此業內也可將TTL數字集成電路簡稱為雙極性集成器件，具有電流控制的功能，其工作條件為5V以內，波動允許區間為±10%。相較于一般意義上的數字電路而言，TTL數字集成電路具有短至nm單位的延遲時間，對干擾信號有較強的抑制能力，且帶負載運行能力強，但正常工作狀態下，TTL數字集成電路的消耗功率在mW級別以上，集成度存在不足[2]。

其次，從CMOS數字集成電路的角度上來說，其在集成度方面較前面所提到的TTL數字集成電流明顯更具優勢，是基于場效應管構成的由一種載流子參與電傳導過程的單極性集成器件，從本質上來說屬于電壓控制期間，在理想運行狀態下無輸入電流，一般情況下電源電壓在5～15V范圍內，波動允許區間為±10%。與常規意義上的數字電路相比，CMOS數字集成電路的優勢體現在消耗功率低（正常運行工況下，消耗功率為uW單位），工作電流低（正常運行工況下，電流水平在uA范圍內），抗干擾能力強，但其在帶負載能力以及延遲時間方面不具優勢。

2 計算機檢測原理

對于一個獨立運行的數字集成電路而言，存在與之相對應的標準真值表。在針對待測定電路進行檢測的過程中會生成一個實測的真值表。這兩個真值表出現的任何不一致都可作為判定被測定電路出現損壞的依據。對于TTL以及COMS數字集成電路而言，在對其進行計算機檢測的過程當中，可以將其視作一個使用組合邏輯關系或時序邏輯關系的多輸入/多輸出數字系統。由于在計算機檢測的過程當中已經事先明確了被測定芯片的引腳結構，因此就需要生成四組（每組對應四個狀態）的真值表才能夠實現對其質量的判定。在此基礎之上，可進一步將TTL以及COMS數字集成電路視作一個具有4個輸出值以及8個輸入值的較大組合電路，共涉及到256種不同的輸入組合以及256種與之相對應的輸出狀態。在實際操作中可以搭載計算機軟件將8位輸入組合逐次添加至芯片引腳上，然后讀回與之相對應的256個四位輸出狀態，并將讀取數據儲存于內存中。標準真值表儲存于磁盤數據庫系統內，并對相應標準真值表進行讀入，通過對比實測真值表數據的方式，以判定被測定芯片的質量水平[3]。

3 接口電路

在電源電壓條件一致的情況下，基于TTL為CMOS器件提供驅動作用力，意味著TTL作為驅動門存在，而CMOS則作為負載門存在。TTL輸出高電平2.4相較于負載門CMOS輸入高電平3.5V而言更低，意味著TTL無法直接實現對CMOS的驅動，而應當搭載接口電路實現電平變化。在此過程中可采取的解決方法為：驅動門采用OC門，為集成電極開路與非門，通過該方式實現線與驅動顯示器的電平轉換，并在TTL以及CMOS并存連接的接口電路中，通過OC門的方式實現電平轉換。需要特別注意的一點是，在電平轉換的過程當中，在TTL電源電壓低于CMOS電源電壓的情況下，可以將具有電平偏移電路特征的CMOS期間作為點評轉化器使用，以支持低電平→高電平轉換，在此過程中將CMOS門電路作為負載門使用，這對實現TTL數字集成電路與CMOS數字集成電路的對接有重要意義。

4 結束語

在數字集成電路中，TTL以及CMOS器件開始呈現出低功耗、大驅動能力、高速性、小體積、以及低電源電壓的發展趨勢與特點，這導致TTL數字集成電路與CMOS數字集成電路在并存連接使用的過程當中頻繁發生電平不匹配的問題[4]。涉及到此種問題時，首先需要對電路性能以及邏輯功能進行關注，然后合理進行電平轉換，并提供有充足驅動電流的接口電路，在此基礎之上關注對計算機檢測技術的合理應用，并將其作為判定芯片質量水平的重要依據，只有借助于此種方式才能夠為數字集成電路工藝以及信號處理質量的可靠提升提供重要幫助。

參考文獻：

[1]李冠霖，李紅.基于CMOS數字集成電路構成的電子電位器研究[J].數碼世界，2021，（2）：275-276.

[2]孫玲，陳海進.基于CMOS工藝的中小規模數字集成電路設計淺析[J].南通工學院學報（自然科學版），2004，3（1）：70-72.

[3]劉艷艷，耿衛東，代永平， 等.CMOS數字集成電路I/O單元設計分析[J].南開大學學報（自然科學版），2008，41（1）：18-22.

[4]李興鴻，趙春榮，趙俊萍.CMOS數字集成電路老煉條件的選擇[J].環境技術，2013，（z1）：32-35，43.

華東理工大學 201499