基于DSP的基帶噪聲模擬模塊設計

李莉，沈旭，馬久青

（1.92126 部隊，福建福州350007；2.常州國光數(shù)據(jù)通信有限公司，江蘇常州213000）

在傳統(tǒng)無線電通信基帶信號處理模塊的研發(fā)、生產(chǎn)、維修過程中，需要對模塊的抗干擾能力進行測試，如抗白噪聲干擾能力、抗電磁干擾能力、多普勒頻偏追蹤能力等。常見的檢測設備有白噪聲發(fā)生器、函數(shù)信號發(fā)生器、音頻分析儀、毫伏表、信號疊加裝置等多種設備，存在檢測設備數(shù)量多、種類多，檢測方法繁瑣，效率低等問題[1-4]。為解決這些問題，提高檢測效率，文中以C6748 數(shù)字信號處理器為基本硬件平臺，設計了一種基于DSP 的多功能基帶噪聲模擬模塊。

1 硬件設計

該設計由核心板和信號調理板組成，核心板主要為DSP 最小系統(tǒng)，其由DSP、MobileDDR、Norflash等組成。信號調理板由Emulator、電源管理電路（PM）、音頻編解碼器及其信號調理電路（A.F.E）等組成[5]，如圖1所示。

圖1 總體設計框圖

1.1 DSP最小系統(tǒng)

核心板DSP 采用TMS320C6748 浮點運算處理器作為控制和算法處理器，工作時鐘采用25 MHz晶振，工作主頻為300 MHz，掛載16 M×16 bit mDDR 閃存和2 M×8 bit FLASH 存儲器，對外提供McBSP 同步串口和UART 異步串口[6]，mDDR 閃存芯片采用MT 46H16M16LF，連接DSP 的DDR 控制接口，F(xiàn)LASH 存儲器采用S29GL016 芯片，連接DSP 的EMIF 接口。

1.2 電源管理電路

文中采用TPS650250 電源芯片實現(xiàn)電源管理電路，如圖2所示。

圖2 電源電路

電源管理系統(tǒng)可輸出的DSP 最小系統(tǒng)工作電壓為+1.2 V、+1.8 V和+3.3 V，并通過三極管Q1～Q4進行上電順序控制，其上電電壓依次為+1.2 V、+1.8 V、+3.3 V，如圖3所示。

圖3 上電順序控制

1.3 音頻編解碼電路

文中采用TLV320AIC23 數(shù)字音頻編解碼芯片實現(xiàn)音頻編解碼電路，其工作時鐘采用8.192 MHz晶振，其SCL0 和SCA0 為芯片I2C 的控制接口，DSP通過I2C 接口進行工作參數(shù)的配置。DIN、DOUT和BCLK 為音頻數(shù)字接口，DSP 利用MCBSP 接口與音頻數(shù)字接口實現(xiàn)互通[7]，如圖4所示。

圖4 音頻編解碼器電路

1.4 信號調理電路

信號調理電路部分采用變壓器和運算放大器實現(xiàn)4 線平衡音頻信號的輸入、輸出（模擬差分信號），如圖5和圖6所示。

圖5 輸出調理電路

圖6 輸入調理電路

2 算法設計

該設計主要涉及信號有效值計算、高斯白噪聲生成、固定頻率噪聲生成3 種信號處理算法。

2.1 信號有效值

該設計的信號有效值計算采用實時功率加權計算方法[8]，如式（1）所示。

其中，RMS為信號有效值，S為信號采樣值，K為有效值實時性權值，N為有效值計算所取采樣點數(shù)。K反映了有效值的靈敏度，N反映了有效值的實時性。綜合考慮硬件平臺的采樣率和運算速度等性能，該設計中N取4 096，即每隔0.256 s 計算信號的有效值，K取0.8，即保證了有效值的實時性，又避免了有效值變化抖動過大。

2.2 高斯白噪聲

極坐標法是生成數(shù)字高斯白噪聲序列常見的方法[9-11]，步驟如下：

1）產(chǎn)生平均分布的隨機數(shù)U1、U2；

2）計算V1=2U1-1,V2=2U2-1，并計算S=V12+V22；

3）若S≥1,則返回步驟1）；若S＜1，則計算

由上述算法可以得到一組正態(tài)分布的隨機數(shù)列，即標準高斯白噪聲序列，其功率譜符合白噪聲功率譜特征。然而在檢測短波基帶信號調制解調模塊抗白噪聲干擾能力時，采用的是帶寬為3 kHz 的窄帶高斯白噪聲，該模塊采用帶寬為3 kHz 的FIR 低通濾波器對標準高斯白噪聲序列進行處理，從而得到所需的窄帶高斯白噪聲序列[12-15]。

圖7為該模塊采用的Equiripple FIR 數(shù)字低通濾波器響應曲線,其通過頻率為3 kHz，截止頻率為4.8 kHz。圖8（a）為帶寬為3 kHz 的高斯白噪聲序列，圖8（b）為高斯白噪聲功率譜，圖8（c）為序列分布特性。

圖7 Equiripple FIR數(shù)字低通濾波器響應曲線

圖8 窄帶高斯白噪聲

2.3 固定頻率噪聲

對于某些抗強單頻率噪聲干擾能力強的通信設備，在需要測試其抗干擾能力時，傳統(tǒng)的測試方法是采用函數(shù)信號發(fā)生器或音頻分析儀生成固定頻率的音頻信號，并利用信號疊加設備進行噪聲疊加，若需加入多個頻率噪聲，則需多臺設備[16]。這種測試方法存在設備過多、操作繁瑣、信噪比不準確等問題，因此該設計中采用數(shù)字化方法生成所需噪聲，如式（2）所示。

其中，Xi為信號采樣序列，N為不同噪聲頻率的個數(shù)，fs為采樣率，fj為噪聲頻率，A為噪聲幅度系數(shù)，噪聲頻率fj應同時滿足fj≤fs/2。

3 軟件設計

根據(jù)上述算法論證分析，該設計中首先進行系統(tǒng)初始化，包括通信端口（UART/I2C/MCBSP）、中斷以及任務等參數(shù)，然后進行音頻編解碼器的參數(shù)設置。用戶通過串口進行信噪比和噪聲類型設置，DSP 計算生成用戶要求的噪聲類型，對采樣的模擬信號進行有效值計算，根據(jù)用戶需要的信噪比和輸出加噪信號的幅度大小調整信號幅度和噪聲幅度，將幅度調整后的信號和噪聲進行疊加，得到用戶所需的加噪信號，如圖9所示。

圖9 模塊工作流程

3.1 系統(tǒng)初始化

系統(tǒng)初始化程序首先進行時鐘初始化，主要是設置DSP 的工作時鐘，DSP 的時鐘源為25 MHz，通過設置PLL鎖相環(huán)工作參數(shù)將DSP主頻設置為300 MHz。其次是初始化UART、MCBSP 和I2C 3 個數(shù)字接口的工作參數(shù)并使能中斷。再次是通過I2C 接口初始化音頻編解碼器的工作參數(shù)。

3.2 串口中斷服務函數(shù)

系統(tǒng)軟件通過串口中斷服務函數(shù)接收用戶傳輸?shù)拇跀?shù)據(jù)，保存信噪比、噪聲類型和噪聲頻率等工作參數(shù)，同時在接收到查詢命令時，輸出緩存的有效值數(shù)據(jù)。

3.3 MCBSP接口中斷服務函數(shù)

MCBSP 接口中斷服務函數(shù)用于接收和發(fā)送數(shù)字音頻數(shù)據(jù)，當音頻編解碼器完成一次采樣后，產(chǎn)生接口中斷，中斷服務函數(shù)將16 bit 的采樣值存入輸入緩存，并將輸出緩存的數(shù)據(jù)通過MCBSP 接口輸出。

3.4 信號處理函數(shù)

該設計中當音頻輸入數(shù)據(jù)緩存存滿時，進行數(shù)據(jù)處理，將緩存數(shù)據(jù)取出，按該文2.1 的方法進行有效值計算，并保存得到的有效值，供用戶查詢，然后按該文2.2 節(jié)的方法生成相同緩存長度的高斯白噪聲序列，或按該文2.3 節(jié)的方法生成相應長度的固定頻率噪聲序列，然后按信噪比計算信號幅度，將輸入的信號數(shù)據(jù)序列和噪聲序列疊加后存入輸出緩存，由MCBSP 接口中斷服務函數(shù)進行輸出。

4 仿真結果

利用MATLAB 工具對該設計所采用的計算過程和軟件工作過程進行模擬[17]，見圖10和圖11。圖10為疊加高斯白噪聲效果圖，原始輸入信號是600 Hz 的正弦信號，輸出加噪信號的信噪比為-3 dB。圖10（a）為輸入信號，圖10（b）為疊加高斯白噪聲后的加噪信號，圖10（c）為加噪信號頻譜。圖11 為疊加900 Hz、1 200 Hz、1 500 Hz 3 種頻率正弦噪聲的效果圖，圖11（a）為原始輸入信號是600 Hz 的正弦信號，圖11（b）為加入固定頻率噪聲后的加噪信號，信噪比是-3 dB，圖11（c）為噪聲信號頻譜。

圖10 高斯白噪聲效果

圖11 多個單頻率噪聲效果

利用該設計模塊對某短波通信調制解調器進行報文通信性能測試，其結果如表1所示。該調制解調器具備信噪比檢測功能，在SNR≥-6 dB 的噪聲環(huán)境下具有良好的通信準確率，設置SNR 為該設計模塊輸出的加噪信號的信噪比，檢測SNR 為該調制解調器檢測到的實際信噪比。當設置的SNR 大于-6 dB時，調制解調器正常通信，其檢測得到的實際信噪比結果與設置基本一致，當SNR小于-8 dB時，已超出調制解調器工作范圍，通信誤碼率較大，無法正常通信。

表1 信噪比模擬結果對比

5 結束語

該設計采用基于DSP 的信號處理硬件平臺，實現(xiàn)了信號有效值計算、高斯白噪聲生成、固定頻率噪聲生成等數(shù)字信號處理算法[18]。該設計具備操作簡單、集成度高、自動化程度高等特點，在短波通信設備的實際研發(fā)、生成、維修過程中具有很好的實用價值。作為進一步的發(fā)展方向，該設計可以在多普勒頻移模擬、多徑衰弱等短波信道模擬功能方面持續(xù)完善，并實現(xiàn)自動控制、數(shù)據(jù)統(tǒng)計等智能檢測功能。