一種提高PON 系統(tǒng)時間同步精度的硬件架構

劉 暢，姜 超，柯明明

（1.武漢郵電科學研究院，湖北武漢 430074；2.烽火通信科技股份有限公司，湖北武漢 430073）

隨著基站向Small Cell 方向發(fā)展[1]，覆蓋密度越來越大，運營商們需要建設低成本、深度覆蓋的承載網絡。而PON 成本更低、可節(jié)約光纖消耗，并且已能滿足小基站數據傳輸需求，PON 成為承載LTE 小基站回傳業(yè)務的理想之選[2]。PON 系統(tǒng)是純介質的光網絡，網絡結構中完全沒有有源設備，相比于其他接入網技術，具有設備簡單、組網靈活、成本低廉等優(yōu)點[3]，因此，利用現有的低成本、廣覆蓋的PON 網絡實現小基站回傳是可行的，實現小基站回傳的一個關鍵點便是要實現時間同步，業(yè)界最熱門的時間同步協(xié)議為IEEE1588v2 協(xié)議，1588v2 協(xié)議是近些年發(fā)展起來的時間同步技術協(xié)議，可以實現亞微秒級精度的時間同步[4]，精度與當前普遍采用的GPS 方案類似，但與之相比具有成本低廉、維護方便等優(yōu)點[5]。目前PON 時間同步已經基本實現，但如今4G 全面覆蓋，5G 時代即將到來，峰值速率、網絡時延、系統(tǒng)容量等性能指標將出現大幅提升[6]，時間同步的精度急需提高[7]，該文旨在提出一種新的PON 系統(tǒng)硬件架構，以提高時間同步精度。

1 時間同步的過程

1.1 時鐘同步和時間同步

PON 系統(tǒng)是一種點到多點的網絡結構，由3 個部分組成，分別為光線路終端OLT（Optical Line Terminal）、光網絡單元ONU（Optical Network Unit）和無源分光器POS（Passive Optical Splitter）[8]，數據流從局端OLT 到光分路器，再到各個ONU。實際工程中，將PON 網絡看做一個整體，只有每個部分均實現時間同步，整體的時間同步精度才能有保證。

時間同步的前提是時鐘同步，時鐘同步分為帶內時鐘同步和帶外時鐘同步，二者對比如表1 所示。

表1 時鐘源對比

表2 時間源對比

1.2 時鐘/時間同步應用場景

實現高精度時間同步的前提是高精度的時鐘同步，目前的1588 時間同步方案主要采用1588 時間+SyncE 時鐘的混合同步方式，較為普遍的有以下兩種部署方案：

1）全網部署1588v2。無線基站要求時間同步，需要承載網提供時間同步。當承載網設備支持1588v2同步時，時間源從承載網設備注入，如圖1所示。

圖1 同步應用（全網部署1588v2）

承載網設備通過1PPS+TOD 接口注入同步時間源，作為普通時鐘[13（]Ordinary Clock,OC）設備。承載網設備之間通過1588v2 完成時間、時鐘同步。OLT+ONU 設備作為一個整體被看作是邊界時鐘（Boundary Clock,BC）設備，OLT 通過GE/10GE 上行鏈路輸入1588v2 時間，ONU 設備通過用戶側GE 鏈路向下游設備輸出1588v2 時間。OLT 設備和ONU設備之間，PON 時間傳遞以OMCI（ONU Management and Control Interface）方式下發(fā)。

基站作為OC 設備時，若不支持1588v2 同步，使用1PPS+TOD 接口輸入時間同步源，使用SyncE 完成時鐘同步；若支持1588v2 同步，使用1588v2 完成時間、時鐘同步。

2）OLT 注入時鐘源/時間源。無線LTE 基站要求時間同步，當承載網設備不支持1588v2 同步時，時間源從OLT 設備注入。其余與第一種部署相同，不再贅述。如圖2 所示。

圖2 同步應用（OLT注入時鐘源/時間源）

2 新的硬件架構

2.1 總體設計思路

網絡的迅速發(fā)展對小基站時間同步精度提出了更高的要求，以前采用的舊方案是時間盤[14]方案，即獨立一個盤專門同步時鐘，通過時間盤和控制盤之間的報文交互來同步時鐘，但有報文擁塞的可能性，且步驟繁瑣，影響同步精度，已經不能滿足5G 時代的要求。因此，針對時間盤方案的弊端，筆者提出了如下幾點優(yōu)化思路：

1）將時鐘模塊內置于控制盤，通過FPGA 與時鐘芯片的相互配合同步時鐘，減少不必要的報文交互，提升時鐘同步精度，進而可以提升時間同步精度。

2）OLT 不再使用CPU 帶內方式與ONU 傳遞時間時鐘，而是通過PON 物理線路連接，這種硬件上的走線更能提升性能。

斗室內，冼星海正全神貫注修改《在太行山上》曲譜，未發(fā)覺有人到訪。一曲終了，郭沫若捅了捅冼星海后背：“星海,周副主席看你來了。”他讓冼星海先試唱一遍,說：“我和周公當你的第一個聽眾”。冼星海說：“這是一首二部合唱,需要有一個人和我配合。”周恩來便說：“你唱主旋律,我唱第二聲部，如何？”冼星海興奮地說：“好！”渾厚而激昂的歌聲在小屋里回蕩。合唱完后，周、郭當場拍板，確定《在太行山上》在武漢紀念抗戰(zhàn)一周年歌詠大會上演唱。1938年7月，武漢歌詠大會盛況空前。這首歌由張曙、林路、趙啟海等在大會上唱出，迅速傳遍大后方及各敵后抗日根據地。

3）上聯盤為主控盤端口的拓展，提取帶內時鐘步驟繁瑣，若直接將上聯端口的物理線路通過背板走線直接連接到主控盤上，可提升同步時間能力。

根據以上思路，該方案重新設計了硬件架構。取消時間盤，加入了公共接口盤，以提供2M 帶外時鐘接口及1PPS+TOD 帶外時間接口，如圖3 所示。

圖3 PON系統(tǒng)結構

設計的關鍵在于主控盤內部模塊，新方案采用以FPGA 為主導，時鐘芯片、交換芯片、CPU 相配合的方式替代時間盤。設計框圖如圖4 所示。

圖4 主控盤設計

2.2 各模塊功能

在新方案中，主控盤的關鍵模塊功能如下：

FPGA 模塊：FPGA 支持通過BMU 本地總線接口訪問模塊內部寄存器，實現以太網接口的1588 協(xié)議傳輸，能處理Sync、Delay_Req、Delay_Resp、Announce和Signaling 5 種報文，還支持VLAN、以太網和IP 等6種報文封裝格式。也可配置Sync 報文的發(fā)送周期，上限為每秒256 次，下限為2 秒1 次。FPGA 根據軟件配置自行維護所有報文的收發(fā)，收方向需向BMU上報完整的Announce 報文（34 字節(jié)幀頭和30 字節(jié)載荷）和T1、T2、T3、T4 時戳以及CF 域[15]。

1588 協(xié)議傳輸需要的所有時戳由FPGA 自行維護。各個通道支持主從模式選擇、單播組播模式選擇。各通道可配參數，保障各通道可工作于不同模式，最多支持128 個通道。各個通道支持PTP 報文發(fā)送使能控制功能。實現對所有通道的收發(fā)PTP 幀內容監(jiān)測和性能統(tǒng)計。各個通道支持靜態(tài)時延補償功能。支持主備工作狀態(tài)使能控制。

時鐘芯片模塊：時鐘芯片模塊包含多個數字鎖相環(huán)[16]，起鎖定信號的作用。數字鎖相環(huán)一般由數字鑒相器、數字環(huán)路濾波器、數字壓控振蕩器三部分組成，如果本振信號的頻率和輸入信號的頻率完全一致，兩者的相位差將保持某一個恒定值，則數字鑒相器的輸出將是一個恒定直流電壓（忽略高頻分量），數字環(huán)路濾波器的輸出也是一個直流電壓，DCO的頻率將停止變化，這時，環(huán)路處于鎖定狀態(tài)。

CPU 模塊：主要負責選源。

在各模塊的配合之下，實現時鐘同步和時間同步的流程如下：

1）時鐘同步：BITS 時鐘信號輸入時，FPGA 將時鐘信號分頻為8K 時鐘信號，SyncE 信號輸入時，主控的交換芯片通過SGMII 將信號發(fā)送給FPGA，FPGA將其分頻為8K 時鐘信號，再從所有的8K 時鐘信號中選擇一路作為時鐘芯片的備選參考時鐘源。時鐘芯片鎖定后再發(fā)送給FPGA，由FPGA 送往背板。

2）1588v2 時間同步：FPGA 模塊具有控制PTP 報文產生、處理單元以完成PTP 報文收發(fā)，協(xié)議處理，最優(yōu)時間源（Best Master Clock，BMC）算法實現等功能。通道讀取PTP ANNOUNCE 報文，根據1588v2 協(xié)議從報文中提取PTP 時間源信息，保存到本地。收發(fā)包通道：上游設備端口＜-＞上聯口＜-＞主控交換芯片＜-＞FPGA。PTP 通過在主從時鐘間交互報文精確測量線路時延和主從時鐘間的偏差值，以實現時間同步。

3）1PPS+TOD 時間同步：FPGA 接收來自背板的1PPS+TOD 信號，完成1PPS+TOD 信號的接收和存儲，并對1PPS 信號提供輸入時延補償功能，將補償后的1PPS 信號輸出提供給時鐘芯片進行時間同步。時鐘芯片同步1PPS 信號后發(fā)送給FPGA，FPGA按中國移動TD TOD 協(xié)議規(guī)范組成TOD 幀，在下一個PPS 上升沿之后發(fā)送出去，生成發(fā)往背板的1PPS+TOD 信號。

3 實驗驗證

3.1 測試環(huán)境

測試中使用的OLT 是烽火通信的AN6000-17 系列，主控盤為HSCA，上聯盤為HU8A，線卡為GNOA，ONU 型號為5261-CGF，測試儀表為夏光XG7280 時頻同步分析儀。測試組網如圖5 所示。

圖5 測試組網

3.2 實驗過程及結果

實驗分為4 種情況：2 MBITS 時鐘測試、SyncE 時鐘測試、1PPS+TOD 時間測試和1588v2 時間測試。由于時鐘同步是為時間同步服務的，最后的目的還是時間同步，因此這里只展示最后的時間同步的測試結果。

1）1PPS+TOD 為純物理線路，主要的誤差來源于線纜造成的延時，該延時可以通過計算消除，不會影響抖動范圍。該次測試時間約為12 小時，總體抖動在5 ns 內，多次測試抖動在20 ns 內，時間同步精度較高，結果如圖6 所示。

圖6 1PPS+TOD長時測試結果

2）采用1588v2 時間同步，誤差由三部分引入：①上下行波長不同，上行波長為1 310 ns，下行為1 490 ns，在最大物理距離為20 km的情況下，產生的誤差約為17 ns，可通過計算從而進行補償；②serdes 串并轉換引入的誤差，GPON的下行速率為2.488 Gbit/s，誤差約為±6.4 ns，該誤差消除較為困難；③測距引入的誤差，該誤差容易補償，但GPON 在單向時延上引入的最大誤差為±1.6 ns，暫時無法進行補償，所以，在補償都實現的情況下，精度可以達到±1.6 ns；若不做任何補償，精度應在±25 ns 以內。該次測試口為10G 光口，測試時長約為12 小時，抖動范圍為0～15 ns，多次測試抖動在20 ns 內，對比以前時間盤1588v2 方案（偏差±40 ns）有了明顯的提升，結果如圖7 所示。

圖7 1588v2長時測試結果

4 結論

通過上述測試結果可以看出，PON 系統(tǒng)的時間同步精度得到了很大提升，1588v2 和1PPS+TOD 時間同步精度均在20 ns 以內，這種全新的硬件架構以FPGA 為主導，采用時鐘模塊置于控制盤內，PON 物理線路連接等創(chuàng)新性設計，解決了目前時間同步精度低的問題，能夠接受即將到來的5G 時代的挑戰(zhàn)。另外，該方案長時測試的穩(wěn)定性也很強，具有很高的應用價值，可以大規(guī)模商用。