一種雙回路驅動的納秒快前沿高重復頻率脈沖源

黃寅,孟永鵬,黃彥欽,王亞杰,高新宇,成永紅

(1.西安交通大學電力設備電氣絕緣國家重點實驗室,710049,西安;2.西安電子工程研究所,710100,西安)

隨著科學技術的不斷進步,電子設備在不斷小型化和集成化的同時,也增加了其對電磁干擾的敏感性和易損性,使得電磁威脅變得越來越突出[1-2]。由于強電磁脈沖不斷實現超大功率化和超寬帶化,迫使各國積極開展電子設備在強電磁脈沖環境下的適應性及其防護加固技術的研究[3]。對于電磁脈沖環境及其工程防護技術的研究,以及各種電磁脈沖防護措施防護效果的檢驗與評定,均離不開電磁脈沖模擬試驗[4-5]。電磁脈沖模擬環境一般通過模擬系統產生,該系統主要由脈沖源、天線和測試系統組成[6]。模擬系統所能提供的模擬環境取決于脈沖源與天線的設計,其中脈沖源是電磁脈沖模擬器中提供電磁能量的核心裝置,其性能指標將直接決定著電磁脈沖模擬環境的參數指標。

實際上,真實的電磁脈沖環境是非常復雜的,單脈沖并不能模擬真實的電磁脈沖環境,高重復頻率的脈沖比單脈沖更接近于真實情況中的電磁脈沖環境,故重復頻率參數也逐漸納入到模擬試驗環境的標準中[7-8]。在工業應用方面,大功率和高能量已不是單純追求的目標,相比之下更重要的是脈沖波形和重復頻率[9-10]。圍繞設計并研發具有快前沿、窄脈寬(半高寬,本文中脈寬均代表波形半高寬度)或高重復頻率參數特性的脈沖電源,國內外學者開展了一系列的研究。國內方旭等人研制了一套前沿700 ps、幅值2 kV、工作頻率200 kHz的脈沖源,可連續工作3 min[11];賴雨辰等采用漂移階躍恢復二極管(DSRD)器件與脈沖變壓器研制了一套納秒級前沿、幅值可調、工作頻率400 kHz的固態脈沖源[12];國際上,Grekhov采用快速離化二級管開關(FID)技術研制了一套可產生10 kV、前沿80 ps、重復頻率100 kHz的GIN-10型脈沖電壓源[13];Merensky等研制一套幅值2.2 kV、在脈沖串模式下工作頻率僅為1 MHz的固態脈沖源[14]。近年來,這些研究成果雖然憑借不斷提升的幅值、重復頻率以及更快的前沿和更窄的脈寬豐富了高功率電磁環境模擬與效應的研究,但隨著電磁脈沖技術研究逐漸向兆赫茲以上的工作領域拓展,對于具備更寬頻譜的納秒快前沿窄脈寬,且重復頻率達兆赫茲以上水平的脈沖電源的研究在國內仍鮮有報道,有關工作還需要進行更加深入的研究。

DSRD是一種新型的半導體固態開關,它具有開斷速度快、功率密度大、重復頻率高等優點,被認為是脈沖功率發生器的理想固態開關[15-16]。針對脈沖源的納秒快前沿與3 MHz高重頻參數,本文利用正反向泵浦電流原理設計了基于DSRD開關的脈沖仿真電路,采用雙回路驅動方式的脈沖發生電路,與單回路驅動方式相比降低了儲能電感的電流,提升了儲能電感的充放電效率,優化了DSRD正反泵浦的工作條件,從而提高了脈沖發生電路的工作頻率;建立了DSRD等效仿真模型,計算了脈沖發生電路的主要元件參數,并分析了輸入電壓、導通時間、負載電阻及DSRD寄生電容等對輸出脈沖特性的影響規律,最終應用新型雙回路驅動DSRD器件研制了一臺納秒快前沿高重頻脈沖源,產生前沿小于2 ns、幅值1 kV、工作頻率達3 MHz的重復頻率脈沖。本文為開展與電磁脈沖相關的各種效能以及損傷規律提供了基礎設備,同時也為等離子體化學應用及材料表面改性等工業應用提供了相應的技術支持。

1 脈沖源電路設計

1.1 DSRD工作原理

相較于普通二極管,DSRD本征部分的摻雜水平更低,從而能夠實現漂移恢復。DSRD的典型結構如圖1所示[17]。其一般由一個或多個P+-N-N+結構組成,在實際器件制造過程中,一般采用多個DSRD串聯堆疊而成。在脈沖發生電路中,由于DSRD空間電荷載流子的產生與消失是其工作特性的關鍵,因此一般采用反向泵浦電流將載流子強制復合,從而實現器件的快速關斷。

圖1 DSRD典型結構示意圖[17]Fig.1 Schematic diagram of typical DSRD structure[17]

輸出脈沖波形的前沿與重復頻率主要由所采用的DSRD器件的技術參數與脈沖發生電路的結構決定,目前國內外已應用的DSRD器件的主要技術參數如表1所示[18-20]。

表1 DSRD主要技術參數Table 1 Main technical parameters of DSRD

1.2 雙回路驅動DSRD脈沖發生電路設計

設計的雙回路驅動DSRD脈沖發生主電路如圖2所示,其中V1、V2為輸入直流源,V3為開關管Q1與Q1-1的觸發源。電阻R2為直流源V2的隔離電阻,在產生高壓脈沖時,使高壓降在電阻上以保證V2電壓的恒定。

圖2 脈沖發生電路Fig.2 Pulse generating circuit

雙回路電路的工作原理如下:當初始時間t=0 s時,開關管均為關斷狀態,回路中沒有電流流動,電容C2與C2-1被直流源V1、V2充電至偏置電壓ΔV(ΔV=V1-V2),之后開關管Q1與Q1-1在V3的觸發信號下導通,直流源V1通過開關管回路對前級儲能電感L1與L1-1分別充電,同時Q1、Q1-1,C2、C2-1,L2、L2-1分別與DSRD構成兩組振蕩放電回路,DSRD在正向泵浦電流的作用下導通,經過開關管導通時間ΔT后,開關管Q1與Q1-1關斷,此時DSRD在正向儲存電荷的作用下仍然維持導通,V1通過L1、L1-1,C2、C2-1,L2、L2-1,DSRD回路對后級電感L2與L2-1進行反向充電,并對DSRD進行反向泵浦,反向電流不斷消耗著先前泵入P+-N-N+結中的儲存電荷,當結中的正向電荷被消耗完時,DSRD將在納秒級的時間內關斷,使得流經電感L2與L2-1的電流切換通路通過隔直電容C3向負載R1放電,從而形成前沿為納秒級的快前沿脈沖。

放電回路中L2、L2-1與R1的參數將直接影響脈沖的后延時間,從而改變脈沖波形的脈寬;而直流源V1、V2的差值[21],開關管的導通時間ΔT將影響電感的充電電流與充電時間,L1與L1-1的充電電流增加或充電時間增大,都將使得DSRD正向導通時所產生的載流子增多,反向泵浦時間將延長;電感L2與L2-1的電流越大,在負載上產生的脈沖電壓峰值越高,反之,負載上產生的電壓將降低。

當采用雙回路驅動脈沖產生電路時,由于兩回路為并聯方式,因此實際對負載R1放電回路中的電感L0=(L2L2-1)/(L2+L2-1),即在產生同樣參數的脈沖波形時,每條支路電感的取值約為單回路驅動時的1倍,而其峰值電流僅為單回路的1/2,電感中存儲的能量為

(1)

式中:I1為開關管關斷時的電流。根據式(1)可知,雙回路驅動時每條支路中儲能電感最大能量僅為單回路的一半;當脈沖產生電路為雙回路驅動時,可提升每條支路儲能電感的充放電效率,使快前沿脈沖源能夠在更高的觸發頻率下穩定工作。

1.3 DSRD等效模型

由于每層P+-N-N+結存在電容效應,而電容的大小將直接影響到脈沖的前沿時間,此外DSRD器件在工作時也會產生相應的熱損耗,如正向、反向熱損耗、恢復損耗等,造成器件的發熱升溫。在仿真過程中,采用單一的二極管等效模型無法模擬出實際DSRD的工作情況。本文建立的等效模型采用IN4007二極管等效DSRD的P-N結構,通過4級串聯來等效P-N結的多層堆疊,使用并聯電容來等效P-N結所產生的電容效應,此外由于DSRD耐壓值等參數的不同,其實際寄生電容的大小一般在2～30 pF,可根據實際需求修改模型參數,同時用電阻等效實際的熱阻及相應損耗,阻值取1～3 Ω,建立的等效DSRD仿真模型如圖3所示。

圖3 DSRD等效仿真模型Fig.3 Equivalent simulation model of DSRD

納秒快前沿高重復頻率脈沖源設計中使用的DSRD器件如圖4所示。器件耐壓值為4 kV,經測試其導通電阻R約為1 Ω,寄生電容C約為20 pF,開斷時間tR<2 ns。在建立該器件的等效模型時,采用器件實際參數進行仿真設計。

圖4 DSRD器件Fig.4 DSRD device

2 脈沖源主回路參數設計

以輸入V1為100 V、負載電阻R1為50 Ω產生脈寬8 ns、幅值1 kV、重復頻率3 MHz的重頻快前沿脈沖為輸出目標,進行脈沖產生電路中主要元件參數的計算。

首先對電感L2與L2-1進行計算,使放電回路的時間常數滿足脈沖波形脈寬的要求。以圖2左半部分的單回路為例,當L2對R1放電時,L1中儲存的能量已全部轉移到L2中,此時流經L1的電流IL1約為0.19 A,相對于IL2較小,因此可只考慮L2對放電回路的影響。

(2)

式中:L0=(L2L2-1)/(L2+L2-1),即L0為L2和L2-1的并聯值;IR為負載R1上的實時電流;I0為負載上產生的峰值電流。由于DSRD等效仿真模型在實際仿真過程中關斷時間為2 ns左右,即當負載上實時電流下降到峰值電流一半的時間為6 ns時,整個脈沖波形的脈寬時間約為8 ns,故可令I/IR=2,由式(2)可得

(3)

將t=6 ns、R1=5 Ω代入式(3)可得L0=432.8 nH。考慮實際仿真前沿時間等因素,可取電感L0為450 nH,即L2=L2-1=900 nH。在正反向電流泵浦過程中,電感L2與L2-1的能量均來自于L1與L1-1,加之回路中的熱損耗,L1、L1-1的取值將略大于L2、L2-1,為了將前級電感中能量完全轉移至后級,可取L1=L1-1=1 000 nH。因負載上電壓幅值為1 kV,可知I=20 A,故L1、L1-1在開關管關斷時的電流I1應為1 A。在開關管導通時,直流源V1穩壓電容C1,開關管Q1、Q1-1與電感L1、L1-1構成兩路二階過阻尼振蕩電路,仿真電路中使用Rs等效開關管的導通電阻,則L1、L1-1的充電電流可表示為

(4)

其中

(5)

(6)

將V1=100 V、L1=1 000 nH、Rs=0.1 Ω、C1=1 μF、I1=10 A代入式(4)得t=93.6 ns,故可取開關管導通時間ΔT為95 ns。采用計算得到的元器件參數搭建脈沖源主回路的PSpice仿真模型,脈沖源以輸入參數V1=100 V、V2=60 V、ΔT=95 ns進行仿真。圖5～7分別為實際仿真時負載上產生的快前沿脈沖波形,儲能電感與DSRD的電流波形,以及負載上的重復頻率脈沖串。可以看到,輸出脈沖前沿為1.46 ns,脈寬為8.8 ns,幅值1 025 V,重復頻率3 MHz,各項參數滿足預期輸出指標。

圖5 負載上產生的快前沿脈沖Fig.5 Fast rise time pulse generated on the load

圖6 儲能電感與DSRD的電流波形Fig.6 Current waveform of energy storage inductor and DSRD

圖7 負載上產生的重頻脈沖串Fig.7 Repetitive pulse train generated on the load

值得注意的是,當要求產生脈沖后沿時間較長且幅值較高時,會出現實際輸出脈沖幅值低于理論計算值的情況。這是由于當前級電感將開關管導通時間內所儲存能量完全傳遞至后級電感時,后級電感中的電流將達到最大值,但由于反向泵浦電流持續時間不足以將二極管中所積累的正向電荷消耗完全,二極管尚未關斷,根據式(7),可認為DSRD中所產生的電荷數量為流過電流對時間的積分。也就是說,當正向泵浦電流與坐標軸包圍的面積與反向泵浦電流的大小相等時,DSRD中積累的電荷全部被消耗完,二極管關斷,如圖8所示。電荷數量的計算公式為

圖8 儲能電感與DSRD的電流波形Fig.8 Current waveform of energy storage inductor and DSRD

(7)

從圖8可以看出,當后級電感電流達到最大值時(圖中A點),由于DSRD未關斷,后級電感將對前級電感進行反向充電;當二極管積累電荷消耗完全時(圖中B點),回路電流切換通路,對負載進行放電,但由于電流下降,脈沖峰值無法達到預期輸出指標。

因此在計算后延時間較長、幅值較高的脈沖電路參數時,應將ΔT適當增大,提高后級電感的電流幅值,使得DSRD關斷時,后級電感的電流大小為實際需求的電流值,從而得到滿足幅值要求的快前沿脈沖波形。

根據仿真計算得到的脈沖源發生電路主要元件輸入參數如表2所示。

表2 脈沖電路相關參數Table 2 Related parameters of pulse circuit

3 脈沖源輸出特性影響因素分析

3.1 開關管導通時間對脈沖輸出特性的影響

開關管Q1、Q1-1的導通時間將決定前級電感的充電時間,即決定脈沖發生回路中的電流峰值,從而改變快前沿脈沖的輸出特性。圖9所示為脈沖電路輸出幅值、前沿及脈寬隨開關管的導通時間ΔT的變化。可以看出,隨著導通時間的延長,輸出脈沖的幅值近似呈現線性增長,未出現后級電感反向充電造成幅值下降的現象。脈沖前沿基本保持不變,而脈寬將隨著回路中充電電流的增大略微下降。在設計脈沖輸出電路元件參數時,應考慮充電電流對脈沖后沿的影響,此外在要求脈沖輸出幅值較高時,應考慮DSRD正向積累電荷消耗的問題,并根據實際情況調整開關管的導通時間,從而滿足對快前沿脈沖參數的需求。

圖9 ΔT對脈沖輸出特性的影響Fig.9 The influence of ΔT on pulse output characteristics

3.2 輸入電壓對脈沖輸出特性的影響

當脈沖電路輸入直流電壓V1增大時,電容C2、C2-1兩端電壓差ΔV將增大,使得開關管導通時前級儲能電感的充電電流上升速度更快。脈沖電路各項輸出特性隨直流輸入電壓V1的變化如圖10所示。

圖10 V1對脈沖輸出特性的影響Fig.10 The influence of V1 on pulse output characteristics

從圖10可以看出,當輸入直流電壓小于125 V時,輸出脈沖的幅值呈現線性增長,而在直流電壓較大時,電壓幅值的增加不再符合線性增長,說明脈沖發生電路中出現了DSRD正向積累電荷過多的現象,導致幅值略微下降。與開關管導通時間對輸出特性的影響類似,直流輸入電壓的改變對脈沖前沿的影響較小,而當回路中電流峰值增大時,同樣出現了脈寬減小的現象。

3.3 負載電阻對脈沖輸出特性的影響

由式(2)(3)可知:輸出負載R1的變化將直接影響輸出脈沖的幅值與脈寬。當輸出負載變化時,脈沖電路各項輸出特性的變化如圖11所示。

圖11 R1對脈沖輸出特性的影響Fig.11 The influence of R1 on pulse output characteristics

從圖11可以看到,隨著輸出負載的增大,脈寬的減小速度逐漸緩慢并趨于穩定,而負載變化對脈沖前沿無明顯影響,此外負載的線性增加并不能使電壓幅值線性增加,負載的增大將影響脈沖發生回路的電流峰值,使脈沖幅值上升趨勢變緩。

3.4 DSRD寄生電容對脈沖輸出特性的影響

DSRD器件的技術參數將直接決定脈沖波形的前沿與脈寬等特性,通過調整DSRD等效仿真模型中寄生電容的取值,得到脈沖電路各項輸出特性的變化如圖12所示。可以看出,當寄生電容增大時,輸出脈沖的前沿明顯延長,前沿的變化同樣會引起波形脈寬的略微增加。此外當寄生電容減小時,在DSRD關斷時流過其的電流減小,放電回路電流增大,將使得輸出電壓幅值增大。因此,在進行DSRD器件篩選時,應根據具體脈沖前沿要求選取寄生電容合適的器件。

圖12 DSRD寄生電容對脈沖輸出特性的影響Fig.12 The influence of DSRD parasitic capacitance on pulse output characteristics

3.5 開關管觸發同步性對脈沖輸出特性的影響

對于雙回路驅動的脈沖發生電路,兩個開關管觸發同步性將影響兩條儲能回路中電感儲存的能量。如圖13所示,當兩個開關管的觸發時間差值|T1-T2|<10 ns時,所產生的快前沿脈沖無明顯的區別,能夠滿足相應的參數要求,而當觸發時間差大于15 ns時,將對輸出脈沖的電壓幅值與脈寬產生較大的影響,電壓幅值將急劇下降,造成波形畸變或失真。因此在實際脈沖源的設計中應當采取相應的同步觸發措施,保證兩個開關管的觸發時間差小于10 ns,保證輸出波形的各項參數符合要求。

圖13 觸發時間差對脈沖輸出特性的影響Fig.13 The influence of trigger time difference on pulse output characteristics

4 脈沖源的設計與實現

4.1 脈沖源設計

根據仿真分析結果,在脈沖源實際研制過程中,首先根據輸出參數需求對其中的DSRD開關器件及儲能電感分別進行篩選和設計,從而確定脈沖波形的前沿和工作頻率。輸出脈沖波形的幅值與脈寬可通過調節直流輸入電壓、開關管觸發時間及輸出負載來進行調整。

本文設計的快前沿脈沖源整體結構如圖14所示,控制核心采用快速低功耗FPGA(EP3C5E144I7 N)作為核心控制器,驅動電路中采用的金屬氧化物半導體場效應晶體管(MOSFET)為IXYS公司的DE475-102N21A,其最大漏源擊穿電壓VDSS=1 000 V,開通和關斷時間分別約為5、8 ns[22]。驅動電路部分采用高速電壓比較器將觸發信號前沿進一步縮短并將信號幅值升高至5 V,保證了兩個MOS管的同步觸發,并可通過上位機設置輸出脈沖的幅值、頻率、工作模式等各項參數對電源的輸出進行控制。

圖14 快前沿脈沖源整體結構框架Fig.14 The overall structure frame of the fast rise time pulse source

圖15為設計得到的脈沖源電路,整體結構按照低壓與高壓分區布置,低壓分區包含電平轉換部分、控制電路部分,高壓分區包含雙路并聯脈沖形成的主回路,布局為軸對稱結構設計,滿足并聯工作同步性要求,并降低了各功率器件的熱功耗。負載采用特征阻抗為5 Ω的同軸負載,以便能較為理想地反映脈沖源的各項輸出特性,驗證所設計的雙回路驅動DSRD脈沖發生電路的可行性,在其他應用場景下,需考慮不同負載類型對脈沖波形參數的影響。

圖15 脈沖源電路Fig.15 Pulse source circuit

4.2 實測波形

對研制出的納秒快前沿高重復頻率脈沖源進行了測試,在設定輸入直流電壓100 V、重復頻率3 MHz條件下,負載上所產生的快前沿單個脈沖和重頻脈沖波形分別如圖16和圖17所示,可以看到實測波形前沿(1%～90%)為1.87 ns,脈寬8.3 ns,重復頻率3.02 MHz,首個脈沖幅值達156 V。相較于仿真波形,實測波形前沿略微增加,脈寬略微減小,這是因為等效DSRD的仿真模型采用的是理想二極管,在導通時可瞬時導通,而實際的DSRD在關斷過程中具有一定關斷時間。此外受制作工藝以及電路中安裝方式的影響,器件寄生電容會增加,使得波形前沿較仿真結果更長。而實際電路中電感非理想元件,將有一定的電阻,根據式(2)和(3)可知,這將使得回路的時間常數增大,負載上的放電時間變短,脈寬減小,圖11的仿真結果也表明了脈寬隨回路電阻增大而減小。

圖16 單個快前沿脈沖波形Fig.16 Single fast rise time pulse waveform

在圖17中,單個脈沖幅值將隨著脈沖數量的增加略微下降,這是由于脈沖源在高重頻的工作環境下,各器件上將產生一定的熱損耗,釋放在負載上的能量將略微下降。脈沖幅值從1 056 V下降到1 010 V,下降率4.6%,最小脈沖幅值大于1 kV,滿足預期的輸出指標。脈沖波形比較理想,工作穩定,能夠滿足相關的實驗需求。

圖17 高重頻快前沿脈沖Fig.17 High repetition frequency and fast rise time pulse

5 結 論

本文利用正反向泵浦電流原理設計了雙回路驅動快速開關的快前沿重復頻率脈沖電路。該電路提升了儲能電感的充放電效率,優化了DSRD的正反泵浦條件,使其重復工作頻率可達3 MHz。建立了DSRD等效模型,并計算了脈沖產生電路的主要元件參數,仿真分析了脈沖發生電路中不同參數對脈沖前沿、脈寬、幅值等輸出特性的影響規律。研究表明DSRD器件參數直接影響脈沖的前沿與脈寬,輸入電壓與導通時間主要影響脈沖的電壓幅值,而負載電阻的變化會影響脈沖的幅值與脈寬。

基于仿真設計參數,應用新型半導體固態開關DSRD研制出一臺納秒快前沿高重頻脈沖源,可輸出前沿1.87 ns、脈寬8.3 ns、幅值1 kV、工作頻率可達3 MHz的重復頻率脈沖,為電磁防護、等離子體化學應用及材料表面改性等工業應用相關研究提供了實驗手段和技術支持。