扇區水泥膠結測井儀的低功耗設計與實現

杭州瑞利聲電技術有限公司 張亦弛

針對扇區水泥膠結測井儀在纜測模式下發射功耗過大問題，本文設計一種帶存儲功能的聲波信號預處理電路，將扇區、CBL以及VDL信號進行預存儲后再逐個上傳，從而降低了換能器發射頻率。實驗表明，該設計成功適配Warrior地面系統，同時達到了降低功耗的目的。

扇區水泥膠結測井儀是一種用于檢測套管水泥膠結質量及孔穴溝槽的有效儀器。在纜測模式下，儀器配接Sondex公司的Warrior地面系統，通過單芯電纜直接上傳數據。由于儀器需要直接適配軟件協議，而聲波數據無法存儲在儀器中，所以每發射一次只能上傳一路模擬信號，發射換能器的發射間隔為25.6ms，因而增加了發射功耗。本文分析了傳統纜測方式下電路的不足，結合存儲式儀器的優點，提出一種帶預存儲功能的信號采集上傳電路設計方法，達到降低儀器功耗的目的。

1 傳統信號接收上傳電路

根據Warrior地面針對RIB儀器的通訊時序，在一個工作周期中，共分為12個小周期，井下儀器需要分時上傳數據，按順序依次為起始頭（內容空）、扇區1～8、3ft、校準、5ft，每個小周期為25.6ms。

傳統纜測模式信號接收上傳電路中,在每個小周期，邏輯控制單元產生同步脈沖與發射脈沖，并控制開關電路選擇不同通道的聲波信號，與同步頭疊加后通過功放電路上傳至地面系統。在此種情況下，一次只能將一個通道信號實時上傳，因此每個小周期內均需激發換能器重新發射，即換能器的發射頻率為25.6ms，發射脈沖為25us，充電時長為75us，換能器的容值約為9nF，在一次放電周期中換能器兩端發射電壓2700V，則根據電容電流公式(1)：

其中U為電容兩端最大電壓，I1為放電電流，t1為放電時長，I1為充電電流，t1為充電時長，T為發射周期，功耗可預估為2.56W。當一個大周期中只發射一次時，即發射周期為307.2ms，放電周期將會減少至原先的1/12，功耗也相應的減少至0.213W。

2 帶預存儲功能的上傳電路

為了減少發射頻率，設計帶預存儲功能的信號接收上傳電路框圖如圖1所示。

圖1 改進后的信號接收上傳電路框圖

如圖1所示，在一個周期的開始，發射換能器只激發產生一次發射脈沖，接收換能器接收聲波信號，轉換為電壓信號后，進入10通道的前放電路進行噪聲抑制和濾波放大，之后再經過10通道的AD采集電路進行數字化，并且預存儲在SRAM中。邏輯控制單元在之后的11個小周期控制產生同步頭，同時將對應通道的聲波信號通過DA電路恢復為模擬信號，經過信號疊加電路以及功放電路進行電纜上傳。

2.1 濾波放大電路設計

濾波放大電路由一級前放電路、一級帶通濾波電路以及一級放大電路組成。

前置放大電路的作用是對接收換能器進行阻抗匹配，同時對噪聲進行抑制以提高信噪比。本設計中選用一款超低噪聲、低功耗的儀用放大器，輸入電壓噪聲為，同時在較低增益時，帶寬在500KHz以上，滿足輸入信號的要求。

帶通濾波電路的作用是濾除信號帶寬以外的信號。扇區、3ft和5ft有用的聲波信號在20KHz左右，所以使用低噪聲運放構成一級二階的有源帶通濾波器，對聲波信號進行調理。

放大電路的作用是對信號放大到合適的幅值，匹配模式轉換器，使得有更好的動態范圍。

2.2 存控采集電路設計

存控采集電路主要由FPGA、外部SRAM和ADC組成。FPGA作為處理器，周期性的產生發射信號，同時控制多通道模數轉換芯片進行信號采集，將采數字化的采集結果暫存在SRAM中。在采集完成之后的小周期內，FPGA還負責按順序讀取SRAM中的聲波數據，交給數模轉換器進行復原。本設計中選用了Actel的一款FPGA，最多有100萬個系統門和300個用戶IO口，同時具有超低功耗的優點，資源滿足需求。

ADC芯片的選用取決于信號。聲波信號的頻率大概為20KHz，根據奈奎斯特采樣定理，要使數字化之后的信號完整保留模擬信號的信息，則采樣頻率應大于信號頻率的2倍；而在實際應用中，采樣頻率會大于信號頻率的10倍，所以本設計中將采樣頻率設置為500KHz。因此選用了一款14位雙通道高速模數轉換芯片，采樣率最高可達到1MHz，2個通道同步采樣。設計中使用了5片ADC芯片同步采樣，構成了8路扇區、1路3英尺和1路5英尺的10通道信號采集。

SRAM的選用由聲波數據的總采樣點數決定。各扇區采樣1ms，3 ft和5 ft各采樣1.5ms，則一個周期內的總采樣點數為5500個，所以存儲空間應大于4750字。在本設計中選用了一款131072字的SRAM，同時具有出色的讀寫速度。

2.3 信號復原上傳電路設計

信號復原上傳電路的作用是通過數模轉換芯片將已存儲的信號恢復為模擬信號，再通過功放電路進行上傳。由于前端AD的采樣頻率為500KHz，所以要求后端DA的輸出頻率也要達到500KHz以上。因此,本設計中選用了一款12通道的高速DA芯片，數字端串行接口最高達到50MHz，模擬端輸出建立時間為0.2us。實際使用了20MHz作為通訊時鐘，因此從開始寫入到最終DA穩定輸出的時間小于1us，滿足了500KHz的要求，在經過長電纜濾波后，DA產生的毛刺微乎其微。

功放電路的設計是為了提高信號的驅動能力，使得經過測井電纜的衰減后，在地面還能有較高的幅值與信噪比。功放電路由兩級運放組成，如圖2所示。

圖2 兩級功放電路

圖2中，第一級U1為超低噪聲、低失調輸入的精密運放，第二級U2為具有大電流輸出的功率運放，通過R2和R3整體構成一個負反饋電路，增益為1+R3/R2。從而功放電路既有前級較好的輸入特性，又有后級較強的輸出能力。

2.4 電路測試結果

在整體電路設計與調試完成后，進行水壓試驗以檢測電路性能。將聲系裝入壓力桶中，打入3Mpa的水壓，運行儀器，在Warrior地面系統監測實時波形，3ft、校準信號、5ft、8道扇區以及同步頭的波形清晰，各路信號到時準確，扇區的一致性也比較好，電路達到了適配Warrior地面系統的效果。

結束語：與傳統直接上傳方式的電路相比，改進后的電路有以下優點：

（1）降低發射功耗。由于降低了發射頻率，發射功耗得到了很大降低。同時，發射變壓器以及發射換能器的使用壽命也得到了提升。

（2）由于傳統方式發射間隔短，所以很容易導致上一周期的聲波信號干擾到當前周期的基線。而改進后的電路，所有信號的采集均開始于同一時刻，且兩個周期間隔大于300ms，間隔足夠長，不存在相互影響。

（3）傳統方式使用了電子開關進行不同通道的選通，而在開關切換過程中會產生毛刺影響基線。改進后的電路只存在DA輸出的毛刺，實驗發現此毛刺遠小于開關產生的毛刺。

（4）改進后的電路實際上對存儲式儀器的前端采集和纜測儀器的后端上傳進行了結合，很容易拓展為兼容存儲和纜測兩種模式，而非完全獨立的兩套電路，減少了設計復雜度與成本。