基于和圖的電流型CMOS三變量通用邏輯門設(shè)計(jì)

姚茂群，周傳鑫，李聰輝

基于和圖的電流型CMOS三變量通用邏輯門設(shè)計(jì)

姚茂群，周傳鑫，李聰輝

（杭州師范大學(xué)信息科學(xué)與技術(shù)學(xué)院，浙江 杭州 311121）

電流型電路具有高速、低功耗、帶寬、設(shè)計(jì)方便、直觀、易于實(shí)現(xiàn)多值邏輯電路等優(yōu)點(diǎn)。閾算術(shù)代數(shù)系統(tǒng)的提出為電流型電路的設(shè)計(jì)提供了更符合電流信號運(yùn)算特點(diǎn)的系統(tǒng)方法，而和圖是將邏輯函數(shù)轉(zhuǎn)化為閾算術(shù)函數(shù)的圖形表示方法。本文在譜技術(shù)的基礎(chǔ)上，提出了一種新的和圖與譜系數(shù)圖的轉(zhuǎn)換方法，設(shè)計(jì)了一種基于和圖的電流型CMOS三變量通用邏輯門，即三變量特征閾值邏輯門，可實(shí)現(xiàn)任意的三變量閾值函數(shù)。

和圖；譜技術(shù)；三變量通用邏輯門；三變量特征閾值邏輯門

0　引言

閾值函數(shù)及實(shí)現(xiàn)相應(yīng)運(yùn)算的閾值邏輯門具有很強(qiáng)的邏輯功能和眾多獨(dú)特的優(yōu)點(diǎn)，閾值邏輯門因與人工神經(jīng)網(wǎng)絡(luò)的基本單元——神經(jīng)元具有相似的結(jié)構(gòu)而廣受關(guān)注［1-7］。

電流型電路以電流信號為參量，相比電壓型電路，具有高速、帶寬、失真小等優(yōu)點(diǎn)。此外，電流信號易實(shí)現(xiàn)加、減等算術(shù)運(yùn)算，在多值領(lǐng)域具有巨大潛力。通常，電流型電路的設(shè)計(jì)基于開關(guān)信號理論［8］、多值理論［9］、閾算術(shù)代數(shù)系統(tǒng)、和圖［10-11］等，其中，基于閾算術(shù)代數(shù)系統(tǒng)及和圖的方法更方便直觀。

和圖雖可用于電流型電路的設(shè)計(jì)，但缺少一種通用的邏輯門，通過改變其輸入、輸出的。本文在和圖的基礎(chǔ)上，通過對邏輯函數(shù)的探討以及對通用邏輯門設(shè)計(jì)的研究，提出一種三變量特征閾值邏輯門設(shè)計(jì)方法，為電流型CMOS電路設(shè)計(jì)提供一種新的通用方法。

1　閾算術(shù)函數(shù)及圖形表示

1.1　閾算術(shù)運(yùn)算

閾算術(shù)代數(shù)運(yùn)算包括閾算術(shù)運(yùn)算、算術(shù)運(yùn)算和非負(fù)運(yùn)算［10?11］。閾算術(shù)運(yùn)算的定義如下。

定義1 高閾算術(shù)運(yùn)算：

定義2 低閾算術(shù)運(yùn)算：

定義3 雙閾算術(shù)運(yùn)算：

另外，定義非負(fù)運(yùn)算：

1.2　閾算術(shù)函數(shù)

閾算術(shù)代數(shù)系統(tǒng)的邏輯關(guān)系的解析表示稱為閾算術(shù)函數(shù)。基于閾算術(shù)代數(shù)系統(tǒng)的基本運(yùn)算可構(gòu)成完備運(yùn)算集。

根據(jù)閾算術(shù)運(yùn)算的定義，基值為2的三變量閾算術(shù)函數(shù)的規(guī)范展開為

1.3　和圖

圖1　三變量二值閾算術(shù)函數(shù)的和圖

K圖是和圖的子集，其坐標(biāo)與和圖一致，不同的是和圖在小格內(nèi)，可填入除（0，1）外的其他自然數(shù)。通過和圖進(jìn)行閾算術(shù)函數(shù)運(yùn)算，令電流型電路設(shè)計(jì)更加方便。

1.4　和圖在電流型CMOS電路設(shè)計(jì)中的應(yīng)用

圖2　電流型CMOS電路的閾算術(shù)運(yùn)算單元電路圖

對應(yīng)的和圖分別如圖3（c）和（d）所示。經(jīng)和圖間相互運(yùn)算，可得

2　三變量特征閾值邏輯門設(shè)計(jì)

2.1　譜技術(shù)

用譜系數(shù)對三變量邏輯函數(shù)進(jìn)行分類，按邏輯函數(shù)譜系數(shù)的絕對值大小排序，若譜系數(shù)絕對值的最大值8或6出現(xiàn)在零次及一次譜系數(shù)上，或零次及一次譜系數(shù)的絕對值出現(xiàn)3個4，則該三變量邏輯函數(shù)為閾值邏輯函數(shù)［11，13］。表1為三變量邏輯函數(shù)按譜系數(shù)絕對值大小分類的結(jié)果，可分為3類。

圖4　三變量邏輯函數(shù)的譜系數(shù)圖

表1　三變量邏輯函數(shù)按譜系數(shù)分類

由文獻(xiàn)［14］知，三變量邏輯函數(shù)按譜系數(shù)絕對值大小分類得到的三類函數(shù)中均包含閾值邏輯函數(shù)。

表2　系數(shù)與權(quán)值對照

2.2　三變量特征閾值邏輯門

閾值邏輯門［11］是由個二值變量輸入，單個二值變量輸出組成的邏輯門，其輸入、輸出的關(guān)系可表示為

表3　三變量特征閾值邏輯函數(shù)

表4　當(dāng)3個正權(quán)值輸入端的權(quán)值為2，1，1時的輸入端數(shù)量

表5　當(dāng)3個正權(quán)值輸入端的權(quán)值為1，1，1時的輸入端數(shù)量

圖5　三變量特征閾值邏輯門

2.3　基于電流型CMOS三變量特征閾值邏輯門的三變量閾值電路設(shè)計(jì)

步驟如下：

步驟1根據(jù)所要設(shè)計(jì)電路的邏輯函數(shù)，作K圖，即目標(biāo)和圖。

步驟2構(gòu)造一個簡單的高/低閾算術(shù)函數(shù)的和圖，要求其含盡可能多的最小項(xiàng)，且盡可能趨向于目標(biāo)和圖。

步驟3再構(gòu)造一個閾算術(shù)函數(shù)的和圖，通過和圖間的運(yùn)算，使最終結(jié)果與目標(biāo)和圖相同。

步驟4將步驟3中閾算術(shù)函數(shù)和圖的填入值做0→1，1→-1變換。

步驟6用譜技術(shù)求得相應(yīng)的權(quán)值和閾值。

步驟7結(jié)合步驟3的圖形運(yùn)算過程及步驟6所得的權(quán)值和閾值，得到相應(yīng)的閾值邏輯表達(dá)式。由基本閾算術(shù)單元電路，設(shè)計(jì)相應(yīng)的電流型CMOS電路。

可得

所以

圖6　電流型CMOS三變量特征閾值邏輯門

首先，利用卡諾圖化簡邏輯函數(shù)式，并變換為最簡與非-與非表達(dá)式，得到

(3)凈化過濾機(jī)。本項(xiàng)目通過消化、吸收、再創(chuàng)新，解決了通常管式過濾器鋼襯膠骨架橡膠層彈性收縮易開裂等腐蝕問題，使得骨架壽命由半年左右延長至5年多，管式過濾器運(yùn)行狀況良好，綜合性能指標(biāo)大幅提升。其他類型過濾機(jī)各項(xiàng)技術(shù)指標(biāo)良好，運(yùn)行正常。

然后，畫出邏輯電路圖，如圖7（a）所示。

表6列出了2種不同類型CMOS電路的平均功耗。電流型CMOS電路的平均功耗為84.5 μW，相較于電壓型CMOS電路的3 440 μW，具有更低功耗的優(yōu)勢。

表6　2類CMOS電路的性能比較

3　結(jié)論

給出了基于和圖的電流型CMOS三變量特征閾值邏輯門設(shè)計(jì)，提供了一種和圖與譜系數(shù)圖的轉(zhuǎn)化方法，給出了一種三變量通用邏輯門的設(shè)計(jì)方法，通過改變輸入、輸出接法，可實(shí)現(xiàn)任意的三變量閾值邏輯函數(shù)。同時，證明了電流型CMOS電路較電壓型CMOS電路在功耗上具有顯著優(yōu)勢。

［1］PANDEY N，GUPTA K，BHATIA G，et al. MOS current mode logic exclusive-OR gate using multi-threshold triple-tail cells［J］. Microelectronics Journal，2016，57（C）：13-20.

［2］GHOSH A，JAIN A，SINGH N B，et al. Single electron threshold logic based Feynman gate implementation［C］// International Conference on Research in Computational Intelligence & Communication Networks. Kolkata：IEEE，2017：266-268.

［3］MAAN A K，JAYADEVI D A，JAMES A P. Supplementary material：A survey of memristive threshold logic circuits［J］. IEEE Transactions on Neural Networks & Learning Systems，2017，28（8）：1734-1746. DOI：10.1109/TNNLS.2016.2547842

［4］FAN D. Ultra-low energy reconfigurable spintronic threshold logic gate［C］// Proceedings of the 26th Edition on Great Lakes Symposium on VLSI. Boston：IEEE，2016：385-388. DOI：10.1145/2902961. 290 2994

［5］DARA C B，HANIOTAKIS T，TRAGOUDAS S. Delay analysis for current mode threshold logic gate designs［J］. IEEE Transactions on Very Large Scale Integration Systems，2017（99）：1-9.

［6］MAAN A K，JAMES A P. Voltage controlled memristor threshold logic gates［C］// 2016 IEEE Asia Pacific Conference on Circuits and Systems. Jeju：IEEE，2016，376-379. DOI：10.1109/APCCAS. 2016.7803980

［7］潘張鑫，馬汝星，陳偕雄. 三變量通用閾值邏輯門的設(shè)計(jì)［J］. 浙江大學(xué)學(xué)報（理學(xué)版），2005，32（1）：42-44. DOI：10.3785/j.issn.1008-9497.2005.01.011

PAN Z X，MA R X，CHEN X X. Design of three-variable universal-threshold-logic gates［J］. Journal of Zhejiang University （Science Edition），2005，32（1）：42-44. DOI：10.3785/j.issn.1008-9497.2005. 01.011

［8］WU X，DENG X，YING S. Design of ternary current-mode CMOS circuits based on switch-signal theory［J］. Journal of Electronics，1993，10（3）：193-202. DOI：10.1007/bf02684547

［9］TEMEL T，MORGUL A. Implementation of multi-valued logic gates using full current-mode CMOS circuits［J］. Analog Integrated Circuits & Signal Processing，2004，39（2）：191-204. DOI：10.1023/b：alog.0000024066.66847.89

［10］張官志，姚茂群，施錦河. 和圖及其在I2L電路設(shè)計(jì)中的應(yīng)用［J］. 電路與系統(tǒng)學(xué)報，2011，16（6）：94-98.

ZHANG G Z，YAO M Q，SHI J H. HE map and its application in the design of I2L circuits［J］. Journal of Circuits and Systems，2011，16（6）：94-98.

［11］姚茂群，張官志，施錦河. 閾算術(shù)代數(shù)系統(tǒng)及多值電流型CMOS電路設(shè)計(jì)［J］. 電子與信息學(xué)報，2012，34（7）： 1773-1778. DOI：10.3724/SP.J.1146.2011. 01185

YAO M Q，ZHANG G Z，SHI J H. Threshold-arithmetic algebraic system and design of multiple-valued CMOS circuits［J］. Journal of Electronics & Information Technology，2012，34（7）：1773-1778. DOI：10.3724/SP.J.1146.2011.01185

CHEN X X，SHEN J Z. Modern Digital Theory［M］. Hangzhou：Zhejiang University Press，2001. DOI：10.1515/9783110506129

［13］姚茂群，沈繼忠. 基于譜技術(shù)的電流型CMOS電路設(shè)計(jì)［J］. 杭州電子工業(yè)學(xué)院學(xué)報，2000（6）：73-77.

YAO M Q，SHEN J Z. Design of current-mode cmos circuits based on spectral techniques［J］. Journal of Hangzhou Institute of Electronic Engineering，2000（6）： 73-77.

［14］LU S L，ERCEGOVAC M. A novel CMOS implementation of double-edge-triggered flip-flops［J］. IEEE Journal of Solid-State Circuits，1990，25（4）：1008-1010. DOI：10.1109/4.58294

Design of current-mode CMOS three-variable universal logic gates based on HE map

YAO Maoqun, ZHOU Chuanxin, LI Conghui

(311121)

Current-mode circuit has the advantages of high speed, low power consumption, wide bandwidth and easiness of realizing multi-value logic circuit. The design of the threshold-arithmetic algebraic system provides a systematic method for the design of current-mode circuit which accords with the operation characteristics of the current signal. HE map is a graphical representation of which transforms the logic function to the threshold arithmetic function, it is convenient and intuitive to use the map in the process of designing the current circuit. In this paper, based on the spectral technology, we present a new method to transform the HE map and spectral coefficient graph to design a three-variable universal logic gates: three-variable feature threshold logic gates about current-mode CMOS which realizes arbitrary three-variable threshold function.

HE map; spectral technology; three-variable universal logic gates; three-variable feature threshold logic gates

10.3785/j.issn.1008-9497.2021.05.007

TN 433

A

1008?9497（2021）05?565?08

2018?01?16.

國家自然科學(xué)基金資助項(xiàng)目（61771179）.

姚茂群（1967—），ORCID：https：//orcid.org/0000-0001-6484-4972，女，博士，教授，主要從事低功耗數(shù)字集成電路設(shè)計(jì)、智能控制、神經(jīng)網(wǎng)絡(luò)和模糊邏輯、物聯(lián)網(wǎng)及應(yīng)用研究，E-mail：yaomaoqun@163.com.