近場通信卡超高數據速率解調解碼電路的實現

曾素馨，肖時茂

(1.中國科學院微電子研究所智能感知研發中心，北京 100029；2.中國科學院大學電子電氣與通信工程學院，北京 100049；3.南京中科微電子有限公司，南京 210018)

NFCIP-1標準和早期ISO/IEC 14443協議規定的數據傳輸速率最高達848 Kbps，隨著芯片存儲容量不斷加大，近距離無線通信技術(near field communication，NFC)通信要求在低功耗的同時追求更高的數據速率。后來的ISO/IEC 14443 VHBR修正案[1]提出2ASK解調的理論最高速率能達到6.78 Mbps，英飛凌[2]在此基礎上提出了超高數據速率(very high bit rate, VHBR)技術，使得近場通信技術能兼容更高的通信速率。文獻[3]提出2ASK實現6.78 Mbps傳輸速率對天線等結構的要求很高，且有較高誤碼率，并不適用于實際應用；文獻[4]中的m-ASK方法需要電路能精確地檢測多種信號幅度，相比于2ASK方式，需要增加電路來補償幅度的非線性失真，還可能會影響電源的穩定性；m-PSK方法在VHBR修正案中，理論最高速率可以達到27.12 Mbps，但接收器設計對相位噪聲、碼間串擾等問題的處理要求很高，在以低功耗、低成本為優勢的NFC實際應用中競爭力并不強。為改進基于PICC接收電路，使接收數據速率可以覆蓋標準的106～848 Kbps以及VHBR修正案中1.70 Mbps和3.39 Mbps要求，以適用于大多數NFC通信場景，現將先分析接收原理，再給出對應的改進方案。

1 電路原理及結構設計

NFC應用中，VHBR主要通過提升符號速率或增加每個符號表示的比特數兩種方式實現。如文獻[1,4]提到，每符號多比特的m-ASK，m-PSK方法會較大增加硬件復雜度和功耗，同時也不利于與標準106～848 Kbps速率電路兼容，故采用2ASK方法，通過第一種提升符號速率的方式來實現。部分VHBR對應的符號持續時間和符號速率如表1所示，其中fc為載波頻率，近場通信應用中載波頻率為13.56 MHz。

表1 2ASK符號持續時間與速率

數據傳輸過程中，為正確恢復發送端信號，接收機需要找到每個符號的起止時刻，從而在符號中間最佳采樣點處進行采樣判決。由于信號傳輸過程中的時延τ未知，接收與發射信號的時鐘也不同步，在接收端需要同步處理來得到正確的同步時鐘。無線通信中，常用全數字方式的定時恢復[5]，先是由固定采樣率的本地時鐘對接收信號進行采樣，再將采樣后的信號經過全數字處理實現定時恢復，此種方式對本地時鐘的要求更低[6]，且便于實現。基于將接收信號按本地時鐘采樣，再用全數字方式實現定時恢復的思路，設計電路模塊簡圖如圖1所示。

圖1 基于幅移鍵控的超高速率接收器

帶通ASK調制信號r(t)表示為

r(t)=A(t)ej(2πfct+φ)

(1)

式(1)中：A(t)、φ分別為接收信號的幅度和相位。

調制信號r(t)由天線接收，進入模擬前端，首先送入載波恢復電路，由載波恢復電路提取載波，送入正交混頻器相乘，再經由低通濾波器濾去倍頻項，可變增益放大器(VGA)補償接收增益，得到模擬基帶信號x(t)，由數模轉換器(A/D)按恢復的載波分頻得到的采樣時鐘對x(t)進行采樣，采樣頻率為fs=fc/2。采樣得到的基帶信號送給數字電路做信號處理[7]。由于信號在A/D的采樣率與符號時序并不同步，不能保證在最佳采樣點進行采樣，需要定時恢復電路(timing recovery circuit，TRC)來提取正確的定時信息，按符號速率對信號重新采樣，從而準確地恢復原始發送數據[8]。TRC與載波恢復獨立，不受載波相位的影響[9]。TRC是接收端正確判決數據的基礎，也是影響系統誤碼率的重要因素，其性能的好壞直接影響整個通信系統的性能。

2 TRC

定時恢復電路有數模混合、全數字等實現方式，其中全數字實現的方式更加節省資源與功耗；從設計結構上來說，有反饋(feedback)和前饋(feedforward)兩種，其中前饋方式收斂快但精度較低，適用于突發通信，不適用于NFC中連續傳輸模式通信，故采用定時精度更高的反饋結構。全數字方式實現的定時恢復電路結構示意圖如圖2所示。

從模擬前端來的數字基帶信號進入定時恢復電路，由于對信號x(t)的采樣速率固定為fs=fc/2，與符號速率不同步，需要通過插值來調整定時，此后對插值的結果計算定時的誤差，通過反饋通路來調整下一次的插值點，直到時鐘同步。

插值器(interpolator)本質上是一種低通濾波器[8]，其在信號值上而不是時鐘上進行插值。假設信號采樣間隔為Ts，插值器的采樣間隔為Ti，第k個插值器采樣點的基本指針為mk，分數指針為μk，插值濾波器系統函數為hI，插值濾波器的標號為i。根據文獻[5]的插值算法推導，第k個符號插值點的計算可以表示為

(2)

式(2)中：I=I2-I1+1為濾波器長度；基本指針mk指示信號的采樣點，分數部分μk指示濾波器的采樣點。插值器采用線性濾波函數，即

(3)

式(2)和式(3)中各參數滿足

(4)

式(4)中：int(z)為不超過z的最大整數。

定時誤差檢測(timing error detector，TED)用于檢測定時誤差，確定正確的插值間隔。傳統的波差法(wave difference method，WDM)等方法[5]在每個符號中需要有4個采樣點，而Gardner算法將其減至每符號兩個采樣點，提高了電路的效率。TED采用典型的Gardner算法[5,10]，此時定時恢復與載波相位是獨立的。Gardner TED對每個符號有兩個采樣點，一個對應符號內最佳采樣點，一個為相鄰最佳采樣點中間時刻的內插值，即中間采樣點。

假設e(r)為第r個符號的定時誤差，可以表示為

(5)

式(5)中：yI為同相分量；yQ為正交分量。

其中基帶信號插值y(r)受傳輸時延和隨機噪聲影響，可以表示為

(6)

圖3 采樣位置

計算得到的定時誤差e(r)序列進入環路濾波器(digital loop filter，DLF)，輸入噪聲及高頻分量被抑制，序列平滑處理后，得到用于調整定時誤差校正電路的控制字W(mk)。在沒有定時誤差時，理論上e(r)=0，環路濾波器的輸出也為0；而實際由于噪聲的存在，環路濾波器的輸出為噪聲信號，從而引起TED定時抖動[11-12]，故可以在DLF輸出乘上一個小于1的環路系數G來減小定時抖動。

環路濾波器輸出的控制字進入數字控制振蕩器(digital control oscillator，DCO)，為插值器提供計算所需的信息，即兩個相鄰的x(m)信號采樣點集合，由mk標號；以及兩個濾波器采樣點集合，由μk標號。插值位置的控制由模1計數器控制，其工作的平均周期為Ti，當DCO寄存器復位重新進入循環時即計算新的插值點y(kTi)。假設DCO寄存器的內容為η(mk)，那么控制字以及μk的提取公式為

(7)

3 設計實現

使用MATLAB對整個接收電路建模仿真，處理長度為8 000位的隨機數據流。符號速率設置為3.39 Mbps，接收信號信噪比(signal-to-noise ratio, SNR)Eb/N0=30時，定時同步電路各模塊輸出隨r的變化如圖4所示，可見采樣位置很快穩定在符號中間附近，定時誤差e(r)在零值附近小范圍波動；完全同步與本設計中的定時電路誤碼率隨信噪比的變化曲線如圖5所示，Eb/N0=12時，其誤碼率(bit error rate, BER)與理想曲線的差值量級在10-7，可見該電路具有較好的定時性能。

圖4 定時同步電路模塊輸出仿真

圖5 信噪比-誤碼率曲線對比

Verilog代碼實現該模塊，其電路仿真波形如圖6所示。

圖6 定時同步電路模塊仿真波形

在0.18 μm標準CMOS工藝下流片,芯片照片如圖7所示，設計的定時同步電路見其中的定時同步電路模塊。

圖7 NFC前端芯片照片

經測試驗證，整個接收器正常工作時的功耗約為5.0 mW，與參考文獻參數比較如表2所示。

表2 本文與現有參考設計的性能對比

其中開關鍵控(on-off keying, OOK)、二進制相移鍵控(binary phase-shift keying, BPSK)均為二進制幅移鍵控的特殊形式。通過對比可以看出，所提出的新型解調解碼電路設計在速率和能效上具有較大的性能提升。

4 結論

提出了一種新型的13.56 MHz PICC解調解碼電路設計，接收器由低功耗模擬前端解調2ASK信號，隨后由低抖動的數字TRC對信號做定時同步處理，使其能夠正確接收106 Kbps至3.39 Mbps的數據。設計最終由0.18 μm CMOS工藝流片實現，經驗證符合設計要求，能效低至147 pJ/bit，有一定的能效提升，在大多數的NFC通信場景下均適用。