大功率高性能SiP的電熱耦合分析

張 琦，曾燕萍，袁偉星，張景輝

（中科芯集成電路有限公司，江蘇無錫214072）

1 引言

大功率高性能系統級封裝（System-in-Package，SiP）具有功能極大化、尺寸微小化、多功能材料和豐富的有源或無源元件等特點。集成在SiP中的組件由于間距不斷減小造成熱流密度急劇增加，容易產生“熱點”問題，對SiP的可靠性產生影響[1-3]。為實現電氣互連，需要提高基板走線密度并增加平面、過孔的數量，大量的電流經電源分配網絡最終流入各個組件的管腳。流過導體的電流將產生焦耳熱從而影響SiP整體的溫度分布，與此同時溫度分布的改變將影響導體的導電率以及介質的介電常數，可能引發信號完整性問題并且影響到SiP的電壓、電流分布。直流壓降是電源噪聲的一部分，而電源噪聲會引起芯片紋波噪聲門限和設計裕度降低[4]，從而影響器件穩定工作，因此需要綜合考慮電和熱的相互影響，也就是電熱耦合分析。文獻[5]對視頻處理電路進行電熱耦合分析，發現焦耳熱會提高器件的最高溫度。文獻[6]以一款LFBGA芯片為例進行電熱耦合分析，以熱阻和功率分布為基準來判斷計算的收斂性，經多次迭代得到穩定的電熱耦合結果。文獻[7]對PCB進行電熱耦合分析，討論電路中走線、過孔分布以及焦耳熱對溫度分布的影響并提出熱流控制概念，對PCB各向異性導熱率進行優化。

目前，多數電熱耦合仿真分析的對象是較為簡單的組件，缺乏對大功率高性能SiP的研究分析，并且缺少對供電系統影響的討論。本文對復雜的大功率高性能SiP進行電熱耦合分析，充分對比電熱耦合前后的溫度分布以及電源壓降，為設計出可靠的SiP提供指導。

2 SiP仿真模型

大功率高性能SiP包含DSP微組件、DDR微組件、CLK芯片、電阻電容、焊柱、氣密性陶瓷基板以及蓋板等，如圖1所示。采用建模軟件SpaceClaim對SiP進行三維建模，其中DDR單片功耗為0.5 W，每個DDR微組件是由8顆DDR裸片通過TSV堆疊而成。DSP單片功耗為20 W，每2顆DSP裸片通過RDL工藝形成一個DSP微組件。底部CLK單片功耗為1.3 W，SiP整體功耗高達90.6 W，主要的熱源尺寸、數量以及功耗如表1所示。

表1 SiP中主要熱源的尺寸、數量及功耗

圖1 SiP模型示意圖

SiP三維模型建立后，經Workbench平臺轉化至Icepak進行熱仿真分析，按照JEDEC的標準設置仿真環境，環境溫度設置為25℃。由于SiP整體功耗大，采用微通道冷卻方案輔助散熱。在仿真計算之前需要保證良好的網格貼體性，圖2為仿真模型網格劃分圖，可以看出網格能夠完整地表現SiP模型本身的特征，網格貼體性良好，在基板、芯片等關鍵組件進行網格加密，從而有效提高計算的收斂性和準確性。

圖2 SiP網格劃分示意圖

3 仿真實驗及結果分析

采用軟件Icepak和SIwave實現SiP的電熱耦合迭代分析，具體的仿真流程如圖3所示。

圖3 電熱耦合仿真流程示意圖

圖4 是經Icepak仿真得到的未考慮電熱耦合時SiP的溫度分布云圖，SiP最高溫度為109.358℃，且出現在底部CLK芯片上，這是由于基板上表面的芯片產生熱量后通過頂層的微通道水冷板迅速散熱，底部的CLK芯片不僅受到上表面大功率芯片產熱的影響，而且封閉在下蓋板內，散熱受限因而溫度最高。

圖4 未考慮電熱耦合時的溫度分布云圖

SiP主要的用電組件是DSP芯片以及CLK芯片，故選取的端口包括基板中DSP0_VDD、DSP2_VDD和CLK1_3V3、CLK2_3V3等，基板布線如圖5所示。將表2中的電壓、電流數據添加到SIwave進行基板的電仿真分析（DC仿真），得到功率分布統計和電壓分布圖，分別如表3和圖6所示。表3中的功率導致基板上布線層產生焦耳熱，從圖6可知，此時用電端電源引腳處實際電壓為0.6729 V。

表2 基板主要的電壓、電流數據統計

表3 功率分布統計

圖5 基板布線示意圖

將SIwave DC仿真結果導入Icepak，進行首次電熱耦合分析并得到SiP的溫度分布云圖，如圖7所示。考慮電熱耦合之后，SiP最高溫度為115.116℃，比未考慮電熱耦合的結溫增加5.758℃。溫度分布和電壓分布都未穩定，按照電熱耦合的分析流程進行下次迭代分析，最終的功率分布統計和電壓分布分別如表4和圖8所示。

圖7 第一次電熱耦合仿真后的溫度分布云圖

從表4可知，每層銅層上的功率都有所增加，引起焦耳熱的增加，繼而提高SiP的結溫。表5是多次迭代過程中記錄的溫度和電壓數據，與初始結溫相比，經6次迭代后最高溫度上升6.34%，且計算收斂。由圖8可知，迭代后用電端電源引腳處實際電壓為0.6345 V，與圖6相比減少5.7%。溫度的變化會影響導體的導電率，根據文獻[7]，可知銅的導電率以及熱導率隨溫度的變化曲線如圖9所示。從圖9可知，隨著溫度的升高，銅層導電率下降，故銅層導電能力下降，引起更大的直流壓降。通常芯片要求的電壓變化范圍是理想電平的±5%[8]，仿真結果表明溫度的變化嚴重影響供電系統的性能。綜上，采用電熱耦合的方法有效評估了SiP的設計可靠性，為減小用電端電源引腳處實際電壓的改變量，可以從降低SiP結溫以及優化電源分配網絡等角度出發。

圖9 銅的導電率以及熱導率與溫度之間的關系[7]

表5 電熱耦合迭代分析的溫度、電壓數據記錄

圖8 6次迭代后的電壓分布圖

表4 6次迭代后的功率統計

圖6 電壓分布圖

4 結論

本文對大功率高性能SiP進行電熱耦合分析，充分考慮焦耳熱以及銅層導電率等因素的影響，利用軟件Icepak和SIwave實現電與熱數據的交互。與單一的熱分析和電分析相比，考慮電熱耦合后SiP結溫上升6.34%，用電端電源引腳處實際電壓減小5.7%，需采用更先進的散熱方案并優化供電系統，以滿足SiP的可靠性需求。綜上所述，采用電熱耦合分析的方法，可以有效評估大功率高性能SiP設計的可靠性。