相控陣?yán)走_(dá)多通道回波模擬設(shè)備設(shè)計(jì)

中國(guó)電子科技集團(tuán)公司第二十研究所 于佳興

隨著國(guó)際形勢(shì)的惡化國(guó)防軍工類(lèi)科技研發(fā)面臨著時(shí)間緊、任務(wù)重的挑戰(zhàn)，以雷達(dá)為代表的武器裝備在信息化戰(zhàn)爭(zhēng)中扮演著遠(yuǎn)程警戒、跟蹤制導(dǎo)等重要角色?，F(xiàn)代雷達(dá)多采用相控陣體制，它的研發(fā)過(guò)程一直以來(lái)伴隨著周期長(zhǎng)，系統(tǒng)復(fù)雜，研發(fā)困難等問(wèn)題。FPGA具有實(shí)時(shí)性高，并行性好的特點(diǎn)。根據(jù)雷達(dá)信號(hào)處理的原理，基于FPGA設(shè)計(jì)雷達(dá)回波模擬設(shè)備，可加速雷達(dá)的研發(fā)。FPGA中的dds核可以實(shí)時(shí)產(chǎn)生波形，多通道并行處理的方式，可產(chǎn)生不同子陣接收到的模擬回波。雷達(dá)回波模擬設(shè)備可以在陣面研發(fā)完成前作為陣面的的替代設(shè)備完成預(yù)處理、信號(hào)處理、中心機(jī)的功能開(kāi)發(fā)及驗(yàn)證工作。

1 模擬設(shè)備工作流程

雷達(dá)的工作流程是，陣面根據(jù)目標(biāo)方位發(fā)射信號(hào)，陣面接收到回波后，預(yù)處理進(jìn)行波束形成下發(fā)數(shù)據(jù)到信號(hào)處理分機(jī)，信號(hào)處理分機(jī)進(jìn)行脈沖壓縮、相參和檢測(cè)，中心機(jī)根據(jù)檢測(cè)結(jié)果調(diào)整采樣波門(mén)和波形選擇。采用模擬器后，模擬器根據(jù)接收到的中心機(jī)的波形信息產(chǎn)生波形，根據(jù)采樣波門(mén)與距離真值產(chǎn)生距離時(shí)延，并將數(shù)據(jù)下傳到預(yù)處理，預(yù)處理將結(jié)果信號(hào)處理，信號(hào)處理將結(jié)果發(fā)給中心機(jī)，中心機(jī)將最新的波形信息和采樣波門(mén)上傳到模擬器。模擬設(shè)備工作流程如圖1所示。

圖1 模擬設(shè)備工作流程圖

模擬器在雷達(dá)中作為模擬回波的產(chǎn)生設(shè)備通過(guò)接收中心機(jī)上行的波形參數(shù)，產(chǎn)生模擬回波下發(fā)。之后的處理過(guò)程與雷達(dá)處理過(guò)程一致，所以能夠替代完成功能的開(kāi)發(fā)和驗(yàn)證。

1.1 模擬器組成

模擬器整機(jī)由機(jī)箱和板卡組成，對(duì)外接口為光纖，具備24發(fā)24收的光纖，可實(shí)現(xiàn)24通道或48通道的回波設(shè)計(jì)，程序包括協(xié)議解析模塊，參數(shù)配置模塊，dds產(chǎn)生模塊，多通道發(fā)生模塊。其中協(xié)議解析模塊是解析中心機(jī)發(fā)來(lái)的協(xié)議，aurora協(xié)議，參數(shù)配置模塊，根據(jù)解析得到的參數(shù)，產(chǎn)生包括距離速度等信息的dds配置參數(shù)；dds模塊根據(jù)參數(shù)配置模塊產(chǎn)生的參數(shù)選擇dds輸入、控制波形的時(shí)序；多通道發(fā)生模塊，根據(jù)dds產(chǎn)生的波形，根據(jù)不同子陣對(duì)應(yīng)目標(biāo)的角度信息，產(chǎn)生不同通道的波形。

1.2 dds實(shí)時(shí)波形產(chǎn)生

根據(jù)波形信息在FPGA dds中提前存儲(chǔ)初相參數(shù)，根據(jù)時(shí)鐘將初相值與步進(jìn)值相加，dds選擇streaming模式，根據(jù)頻率將初相和初相與步進(jìn)的和輸入dds，并根據(jù)速度實(shí)時(shí)計(jì)算多普勒頻率，并與初相相加作為每個(gè)重頻新的初相。

初始相位步進(jìn)：

步進(jìn)值：

多普勒頻率計(jì)算：

其中v代表速度，fc代表載頻，c代表光速，B代表帶寬，fs代表采樣率，T代表脈沖寬度。

模擬回波距離的表示方法，通過(guò)計(jì)算距離真值在光速下需要的時(shí)間，得到對(duì)應(yīng)采樣率下，需要的距離單元，計(jì)算該距離單元與采樣起始的差值s，重頻觸發(fā)開(kāi)始后計(jì)數(shù)，計(jì)滿(mǎn)差值s開(kāi)始發(fā)送波形數(shù)據(jù)。

1.3 多通道并行產(chǎn)生回波

采用fpga中的cordic、乘法器等ip核實(shí)現(xiàn)不同通道間回波角度差異。計(jì)算中cordic產(chǎn)生sin/cos值時(shí)，默認(rèn)輸入范圍是（-1，1）或者（-pi,+pi）。由phase format決定，但還存在coarse rotation勾選選項(xiàng)決定范圍是否用滿(mǎn)，勾選則粗精度范圍是（-1，+1）或（-pi,+pi），不勾選為細(xì)精度（-1/4，+1/4）或（-pi/4,+pi/4）超過(guò)這個(gè)范圍輸出的結(jié)果有誤，cordic輸入3位符號(hào)位或整數(shù)位，輸出為2位符號(hào)位或整數(shù)位，當(dāng)cordic輸入值較大時(shí)，即在輸入范圍（-1，+1）或（-pi,+pi）之外時(shí)，判斷最后一位符號(hào)位或整數(shù)位，如果為1，則前兩位補(bǔ)兩個(gè)1，如果為0，則前兩位補(bǔ)兩個(gè)0，截掉后兩位。做加減法時(shí)，符號(hào)位或整數(shù)位需要對(duì)齊，需要補(bǔ)位時(shí)，若首位為1，則前面補(bǔ)n個(gè)1，相應(yīng)的后面截n位，若首位為0，則前面補(bǔ)n個(gè)0，相應(yīng)的后面截位。使用乘法器同樣需要截位如數(shù)據(jù)fix32_30與fix32_29相乘時(shí)，結(jié)果為fix64_59，如果還需保持32位，3位符號(hào)位或整數(shù)位數(shù)據(jù)，需要截取[61,20]。

不同通道（不同子陣）根據(jù)目標(biāo)與波束的角度差和固定參數(shù)同時(shí)計(jì)算角度信息，并跟dds產(chǎn)生的數(shù)據(jù)作乘法。公式如下：

echo為dds產(chǎn)生的波形數(shù)據(jù)，zt(1,1)，zt(1,2)代表與子陣有關(guān)的固定值，bs_theta,theta分別為波束與目標(biāo)的方位角，bs_phi,phi代表波束與目標(biāo)的俯仰角。

2 實(shí)驗(yàn)結(jié)果

當(dāng)模擬器接收到中心機(jī)波形參數(shù)為線性調(diào)頻信號(hào)，目標(biāo)與波束方位角度差為0°，俯仰角度差為0°時(shí)產(chǎn)生波形如圖2所示。

圖2 目標(biāo)與波束方位角度差為0°俯仰角度差為0°時(shí)產(chǎn)生的波形圖

從上到下分別代表四個(gè)象限某個(gè)子陣模擬回波信號(hào)，可見(jiàn)目標(biāo)與波束指向沒(méi)有角度差，四個(gè)象限數(shù)據(jù)相位一致。

當(dāng)模擬器接收到中心機(jī)波形參數(shù)為線性調(diào)頻信號(hào)，目標(biāo)與波束方位角度差為1°，俯仰角度差為0°時(shí)產(chǎn)生波形如圖3所示。

圖3 目標(biāo)與波束方位角度差為1°俯仰角度差為0°時(shí)產(chǎn)生的波形圖

可見(jiàn)因?yàn)槟繕?biāo)與波束指向有角度差，導(dǎo)致四個(gè)象限回波數(shù)據(jù)有相位的差異。

基于FPGA的回波模擬設(shè)備具有實(shí)時(shí)性高等特點(diǎn)，可以為雷達(dá)研發(fā)過(guò)程中除陣面外其他分機(jī)并行研發(fā)提供模擬回波，此外，還可以作為信號(hào)處理等分機(jī)功能驗(yàn)證的設(shè)備，能夠多方面縮短雷達(dá)的研發(fā)周期。