中國電子科技集團公司第二十研究所 李海成
為了提高某型相控陣雷達陣面多通道數據傳輸速率,設計了一種利用高速收發器進行數據高速傳輸的信息處理系統;通過合理的功能模塊設計,實現了模塊間多路1.8Gbps高速信號通信與模塊間多路3.125Gbps高速光信號通信的信息互連系統。經整機調試表明,該高速信息互連系統,其性能穩定,滿足該型雷達對于數據處理的高寬帶、高速率要求。
隨著軍工設備性能的提升,數據量呈現爆炸式的增長態勢,信號處理系統對于信號帶寬、傳輸速率和通道數量等方面的要求愈發強烈。隨著工藝技術的發展,滿足各種應用場景FPGA產品應運而生。其中集成多路高速收發器的FPGA芯片,逐漸受到各大廠商以及客戶的青睞。本文主要介紹一種模塊間多路1.8Gbps高速信號通信與模塊間多路3.125Gbps高速光信號通信的信息互連系統,其整體性能穩定、滿足某型相控陣雷達對于高數據量、高速率傳輸的要求。
信息互連系統接收到1路觸發信號后,經過驅動將觸發信號送入FPGA,在FPGA內部經過校正時鐘采樣后進行延遲,再分為16路,經延遲后進入時鐘buffer,再將分配后的重頻觸發脈沖送至高速連接器與無源分配板相連接。
信息互連系統接收到從分配板送來的16對高速數據和指令進入FPGA,通過GTX轉換至FPGA內部邏輯,對高速數據和指令進行打包及速率變換處理,轉換成8條高速數據和8條高速指令信號,通過GTX發送至光模塊,經由光纖傳輸至信號與處理分系統。
模擬中頻信號進入信息互連系統后經過開關帶通濾波組件后,進入ADC器件,經過高速采樣進入FPGA進行DDC處理后,通過光纖發送給信號預處理組合。基準時鐘分配給FPGA作為定時信號校正時鐘,用于定時校正,同時基準時鐘進入鎖相環后,進行倍頻產生所需的240MHz采樣時鐘,再進入時鐘分配,對該時鐘進行同步分頻,輸出120MHz時鐘進入FPGA,作為系統時鐘和GTXREFCLK。其所運行的系統組成框圖如圖1所示。

圖1 信息互連系統框圖
系統設計以Virtex-7690t FPGA芯片為核心,首先將指令以3.125Gbps速率的光信號寫入RAM,經過跨時鐘域同步,將解析完成的協議以1.8Gbps速率的電信號發送至16個受控單元。在接收到16個受控單元返回的協議數據時,進行解析并將故障信息按照約定,加載在協議數據中,經過跨時鐘域處理以3.125Gbps的速率發送至不同的8個光傳輸鏈路。受控單元根據解析的協議,控制DA/AD進行波形產生以及波形采樣,將采樣的數據按照約定,通過高速接口將數據傳輸至信息交互系統,信息交互系統將相鄰兩路數據合成,通過光鏈路發送至信號預處理分系統。該高速信息互連系統,其性能穩定,滿足該型雷達對于數據處理的高寬帶、高速率要求。其結構圖如圖2所示。

圖2 接口關系框圖
該系統由數據通信模塊、數據采集模塊以及數據重組模塊組成。數據通信模塊采用高速Aurora協議實現;數據重組模塊按照既定數據傳輸格式進行數據重新解碼編碼操作;數據采集模塊是將中頻信號進行濾波處理之后,利用AD9643芯片對數據進行欠采樣,并經過DDC下變頻處理,按照協議要求進行抽取處理,并將抽取之后的數據按照協議進行傳輸。
該鏈路主要涉及功能有數據通信、時鐘同步以及數據重組。信息交互系統在接收到信號與處理組合下發的協議數據時,首先經過跨時鐘域同步處理,在將數據按照既定方案進行解析,并按約定的數據格式對數據進行重新組合,下發至受控單元,受控單元解析相應命令并開始工作。其工作流程如圖3所示。

圖3 上行數據鏈路框圖
該鏈路由兩條支路組成,根據不同的工作模式,切換不同的工作通道。在正式工作模式下,一是受控單元將溫度、丟包標志等故障信息添加在協議數據中,通過高速傳輸鏈路傳輸至信息交互系統模塊,信息交互系統模塊將16個受控單元的故障信息進行收集,重組在協議數據中傳輸至信號預處理組合;二是受控單元將按命令將數據傳輸至信息交互系統,信息交互系統將相鄰的數據重新組合在一起傳輸至信號預處理組合。
在非正式工作模式下,信息交互系統接收來自受控單元的協議數據以及中頻信號,協議數據主要是用于傳輸必要的命令以及報送故障信息,中頻信號主要是模擬受控單元的數據,在受控單元關閉的情況下,交驗整機的工作狀態。其鏈路框圖如圖4所示。

圖4 下行數據鏈路框圖
該信息交互系統在設計中合理使用PLL和DCM,合理約束軟件時序,保證了軟件的穩定工作。在整機工作過程中,一方面保證在正式工作狀態下,故障信息回傳、回波數據傳輸穩定;另一方面在非正式工作狀態下,AD采樣穩定以及按照協議進行DDC下變頻處理并穩定回傳數據。
基于FPGA的信息互連系統具有高寬帶、高速率、誤碼率低的特點。該系統采用光信號與電信號之間的高速率轉換,實現信號的高速穩定傳輸。經過雷達整機調試表明,該高速信息互連系統,性能穩定,滿足該型雷達對于數據處理的高寬帶、高速率要求。