芯片ATE連通性系統檢測法的研究與實現

唐麗，劉相偉，唐昱，鄒映濤

(成都三零嘉微電子有限公司，四川成都，610041)

0 引言

隨著集成電路設計與加工技術的飛速發展，集成電路已向更復雜的電路設計、更高的集成度和更小的體積方向發展，這給集成電路測試帶來了巨大的挑戰。為滿足對超大規模集成電路的高覆蓋率測試需求，需使用到十分昂貴的ATE測試儀，如愛德萬V93000或泰瑞達UltraFLEX等測試儀。測試中首要解決的是測試連通性問題，連通性測試一方面需要實現對復雜測試系統的驗證性測試，另一方面需要實現對芯片自身電路故障及封裝故障的檢測，傳統單一的通斷測試方法已較難實現全面而系統的測試需求。本文基于V93000測試平臺，通過對連通性測試方法的研究，形成了一種系統的連通性檢測方法，該方法通過三個子步驟可實現對復雜芯片及系統的連通性故障快速定位及故障分析。

1 連通性故障

Continuity稱作連通性測試（或連接性測試），由于該測試項常用于檢測開路和短路狀態，因此也叫做Opens-Shorts測試。連通性測試是ATE測試最基本的測試項，也是DUT手冊上不會單獨提及的測試項，只有在連通性測試通過的情況，才能進行后續參數和功能等測試。連通性測試的主要目的是用于檢測連通性故障，該故障主要包括以下方面：

聚焦測試系統，檢測ATE通道彈簧針Pogo Pin、ATE測試板Load Board、測試座Socket、芯片引腳通路是否存短路或開路連通性故障。

聚焦被測芯片，檢測芯片是否存在因封裝鍵合、基板斷裂和防電擊穿等導致的引腳PIN到電源端VDD，到地端VSS的連通性故障，以及PIN-PIN引腳間的連通性故障。

2 連通性系統檢測法

連通性系統檢測法包括了三個步驟，包括：PPMU參數測試、Walking Z功能測試和Power-Short電源測試（見圖1）。第一步，對于新設計器件，首先使用PPMU參數測試，通過對信號引腳連通性測試值，初步了解器件信號引腳與地和電源的連通性情況，以及驗證保護二極管的電流電壓特性。第二步，進行Walking Z功能測試，快速完成信號引腳之間，以及信號引腳與地和電源間的連通性檢測。第三步，進行Power-Short電源測試，實現對電源引腳的覆蓋測試。

圖1 連通性系統測試法

其中，PPMU參數測試可檢測DUT被測試引腳到電源端VDD和地端VSS，是否存在開路和短路情況,并且可測量出具體電壓值。而Walking Z功能測試,不僅能檢測出DUT引腳到電源端VDD和地端VSS，是否存在開路和短路情況,還可以檢測出DUT引腳PIN到PIN之間的短路情況，但不能測量出具體電壓值。Power-Short電源測試，能檢測出電源引腳是否與地端短路，能測量出具體電流值。

2.1 步驟一：PPMU參數測試

PPMU參數測試，基于 PE（Pin Electronics）引腳電路PPMU(Pin Precision Measurement)高精度測試單元，該方法運用IFVM(Current Measurement Voltage Force)加載電流測試電壓的方法。向被測引腳加載一小電流，再進行電壓測量，通過測量的電壓值來判定開路或短路情況。該測試方法用于初步了解器件信號引腳與地和電源的連通性情況，該方法能測試出PIN到VDD和VSS的開路和短路情況，能夠測量到具體電壓值，不能測試到PIN與PIN間的短路，不能測量到電源引腳的短路。

2.1.1 測試原理

通過測試芯片信號引腳的保護二極管通路到電源和地端的壓降，判定芯片是否存在開路或短路情況。測試芯片到電源VDD端時，向芯片加載10uA/100uA電流，當測試到的電壓值在300 mV 至800mV（寬松條件1500 mV 至200 mV）則通過測試。測試芯片到地VSS端時，向芯片加載-10uA /-100uA電流，當測試到的電壓在-300 mV至-800mV（寬松條件-200 mV至-1500 mV）則通過測試。測試原理如圖2所示。

圖2 Continuity PPMU測試原理圖

該方法進行連通性測試時，成測（FT）的典型電流使用±100uA，中測（CP）的典型電流使用±10uA，其它情況可根據設計調整。

2.1.2 測試方法

a)按照一般通用測試項配置需求，創建Pin、Level、Timing配置文件，Pin文件能兼容所有測試項，Level和Timing可按I/O 分類的Group Pin來設置，能提高創建效率。

b)創建Continuity測試項Test Suite，選定連通性測試對應的Level、Timing 文件的Equation、Spec和Set。

c)設置Test Method。關鍵參數設置如下：

設置需要測試的引腳名“Pinlist”：所有信號引腳；

設置加載電流“TestCurrent”：100uA(或10μA)；

設置上電延遲時間“Setting Time”：1ms；

設置測試模式measurementMode: PPMUpar；

設置測試極性“polarity”：BPOL：（根據DUT設計而定）；

設置判定值“Limits”：200<= X <= 1500(mV)。

d)關鍵測試代碼：PPMU參數測試法主要應用PPMU系列 API來完成測試，如PPMU_SETTING、PPMU_CLAMP和PPMU_RELAY等，實現對PPMU測試條件的設置、CLAMP和RELAY的開關控制，以及測試執行和測試值獲取等。關鍵測試代碼如下（見圖 3）。

圖3 PPMU關鍵測試代碼

e)選擇連通性測試項，執行測試，觀察測試結果。如果引腳的測量值<200mV，則為短路；如果引腳的測量值>1500mV,則為開路，測試結果如圖4。

圖4 PPMU參數測試法結果

2.2 步驟二：Walking Z功能測試

Walking Z功能測試，基于 PE（Pin Electronics）引腳電路的Driver驅動單元、Active Load動態負載單元和Comparator比較單元，通過Driver控制測試向量輸入，通過Active Load進行電流加載，通過Comparator比較器進行電平比較，從而判定是否存在開路或短路情況。該測試方法用于信號引腳連通性的充分測試，此方法不僅能測試出PIN到VDD和VSS的開路和短路情況，也能測試PIN到PIN間的短路情況，但不能測量出電壓值。

2.2.1 測試原理

通過測試芯片信號引腳的保護二極管到電源和地的壓降，判定芯片是否存在開路或短路情況。使用Driver對輸出測試向量進行控制，使用Active Load加載一小電流，將Comparator比較器的VOL和VOH設定為判斷值,實現通過性的測試和判定。若測試不通過，就存在開路或短路情況。測試需要使用特定的測試向量，第一行Pattern將所有引腳初始態設置為0，然后依次將需測的引腳設置為Z態或M態，直到所有引腳測試全覆蓋。測試原理圖如圖5所示。

圖5 Continuity Walking Z測試原理

2.2.2 測試方法

a)創建PIN文件。創建PIN文件時，將所有信號引腳設置為IO類型。

b)創建Level文件。電源引腳VDD=0,信號引腳vil=0，vih=3.3，vol=0.2，voh=1.5，vt=3.3，iol=0.4，ioh=0.4。電平設置，如下圖6所示。

圖6 Walking Z 電平設置

c)創建Timing文件。測試周期Per可相對設置大一些(如：1000ns)，WaveTable和Equation可按Group Pin來統一設置，如下圖7所示。

圖7 Walking Z Timing設置

d)創建Pattern文件。創建三種類型分布的Pattern：(1)每一行全設置為0，即將所有引腳置地；(2)基于每個信號引腳逐一設置為Z(或M，需與WAVETBL保持一致)；(3)最后一行設置為全Z態（示例中的M即為下圖中的Z）。如圖8所示。

圖8 Walking Z Pattern創建方式

e)設置 Test Method。主要使用“FunctionalTest”。關鍵測試代碼如下：

圖9 Walking Z功能測試關鍵代碼

f)選擇連通性測試項，執行測試，觀察測試結果。若有不同引腳在“Z”態變化區間出現FAIL，在全“Z”區域(最后一項Pattern)無FAIL，則說明引腳間有短路（見圖10）。若同一只引腳“Z”變化區間和全“Z”區域均出現FAIL，則說明該引腳與電源或地存在連接性問題（見圖11）。若無FAIL周期，則測試通過。

圖10 引腳與引腳間連通性故障

圖11 引腳與電源或地間連通性故障

2.3 步驟三：Power-Short電源測試

Power-Short電源測試，基于DPS(Device Power Supply)電源模塊,運用VFIM(Voltage Force Current Measurement)加載電壓測量電流的方法進行Power-Short電源短路測試。該方法使用DPS_TASK API，通過DPS向芯片電源引腳加載一小電壓，然后測量電源端與地端的電流，對測量值進行比較，來判斷是否存在電源通道短路的情況。該測試方法用于新封裝完成的芯片電源短路連通性測試使用，由于向電源僅提供一小電壓，因此可防止因設計、制造等問題導致的電源短路而造成破環性的影響，如短路發熱將測試座或測試設備燒壞等。同時對電源不能正常的電的器件，也可作為一種測試分析手段應用。

2.3.1 測試原理

通過向測試芯片電源引腳施加一小電壓,測量與地端的電流，判定芯片是否存在電源短路情況。使用DPS供一小電壓，利用DPS_TASK API編程,實現對測試條件的設置、執行和判定，判定值與工藝及電源設計有關，因此初次測試需要進行摸底測試來確定判定值。若測量到的電流大于判定電流的情況，那么就存在電源短路。此方法不需要使用測試向量，基于常規的Level Equation建一個Power-Short測試的Spec，基于DPS-TASK的編程即可實現。測試原理圖如圖12所示。

圖12 Power-Short電源短路測試原理

2.3.2 測試方法

a）創建 Level文件的 Power-Short Spec。基于常規Level Equation創建文件，電源引腳電壓值均設置為一小電壓，如圖13所示。

圖13 Power-Short測試電平設置

b）編寫測試程序。設計接口參數，使多個電源引腳可選擇，并且支持同測，利用DPS_TASK API實現對測試條件和測試執行的控制，實現對測試結果的獲取，以及實現最終的測試判定。關鍵測試代碼如下所示：

圖14 Power-Short測試關鍵代碼

c）測試結果。如圖15所示，第一項測試結果是一只電源引腳VDD1_3V3與地短路的器件測試Failed的結果，第二項測試結果是更換另一只電源正常的器件測試PASS的結果。

圖15 Power-Short測試結果

3 結束語

本文介紹了一種連通性系統檢測法，通過三步驟測試能夠實現較系統全面的器件引腳連通性測試覆蓋，同時也可根據測試需求選擇其中的單一步驟使用。該方法能應用于各類器件的連通性測試，具有較強的測試通用性。文中分別從測試原理和測試方法進行詳細介紹，并且提供了詳細的設置參數、操作方法和圖例，以及測試程序關鍵代碼，能較好的為連通性測試提供參考。