用于電源轉換器的浮地高壓電平轉換器

王曉婧 曾艷妮 王虎 熊平

（陜西亞成微股份有限公司 陜西省西安市 710075）

快速浮置高壓電平轉換器將輸入的邏輯電平信號轉換為正或負高電壓域，在高速功率轉換器應用中受到越來越多的關注[1-2]。在文獻[2-5]中已經報道了幾種基于交叉耦合CMOS 鎖存器對的快速電平轉換器。在文獻[2]中，電容耦合電平移位電路可以顯著減小傳播延遲，但是由于片上電容器的電壓處理能力，電壓轉換范圍受到限制。在[3-4]中實現了另一種采用共源共柵方式使用兩對反相器的架構。此架構中堆疊的晶體管可以承受比工藝極限更高的電壓，但是需要在VDD 和接地中間提供額外的輔助電源電壓。在文獻[5-6]中報道了一種基于高壓共源共柵鎖存結構的快速浮動高壓電平轉換器，其中使用了DMOS 晶體管用以吸收兩個電壓域之間的電壓差以保護晶體管在操作時不會擊穿。本文提出了一種基于[5]的電瓶轉換器結構并改善其轉換速度，于電路中加入一預充電偏置電路，可減少電平轉換操作期間的電壓轉換延遲，減小額外的功率消耗，設計以調用P-cell 為基礎，布局整體電路。

1 浮地電壓轉換器架構

1.1 浮地電壓轉換器原理

圖1(a)顯示了類似[5]中提出的一種浮動電壓轉換的架構，可將0~5V 的電平轉換到較高電壓的VSSH~VDDH（例如20~25V）。圖2(a)顯示了與圖1(a)對稱的架構，可以把0~5V 的電平平移轉換到較低電壓的VSSE~VDDE（例如 -25~-20V）。通過采用高壓鉗位DMOS 晶體管，該種電路可以成功地阻止高壓開關操作影響低壓邏輯，擊穿低壓晶體管，但是轉換速度受到高壓DMOS 晶體管寄生組件的限制。此外，如圖1(a)所示，有源鉗位晶體管和交叉耦合對之間的尺寸比必須經過仔細設計，以避免額外的功率和傳播延遲。在[6]中提出了一種改進的體系結構，以提高圖1(a)的轉換速度，但是需要額外的浮動SR 鎖存器。

1.2 本文提出的改良型浮地電壓轉換器架構

為了降低由于DMOS 晶體管的寄生組件而在圖1(a)和圖2(a)的電壓過渡期間內的上升和下降時間以及此后的傳播延遲，在兩個晶體管之間插入了預充電的低壓PMOS / NMOS 對高端邏輯輸出和有源鉗位DMOS 晶體管的柵極。圖1(a)和圖2(a)顯示了電路原理圖中為了分別偏置兩個增加的PMOS / NMOS 晶體管，采用了一對與電阻串聯的齊納二極管。預充電電路可以在電壓過渡期間幫助快速上拉/下拉DMOS 器件的漏極電壓，以減少DMOS 晶體管的電容影響。另外，低壓交叉耦合鎖存器對與DMOS 晶體管之間的尺寸比不再相關。由于本征PMOS / NMOS 晶體管的寄生電容相對較小，因此上/下速度的影響較小。為了避免器件擊穿，必須將這兩個預充電的器件插入高壓掩埋層（圖1(a)/ 圖(a)中的虛線區域）。因此可將預充電單元中的所有組件設計為最小尺寸，以減少寄生效應。此外，可將用于偏置PMOS / NMOS晶體管的電阻值設計得較大，以減少額外的靜態功耗。

圖1：浮地升壓電壓轉換電路原理圖(a)以及布局圖 (b)

圖2：浮地降壓電壓轉換電路原理圖(a)以及布局圖(b)

2 電路布局與實現

2.1 電路布局

如圖1(b)與圖2(b)所示，經過調用Pcell并進行布局優化擺置后，于電路布局上大量減少面積，且布局結果的長、寬比也有好的表現。布局中的擺置階段考慮到高壓仿真電路的對稱及隔離環（isolation ring）擺置的優化擺置流程。此外，優化各組件布局擺置過程中并將繞線加入考慮，為后續繞線階段做預留空間的保留。繞線階段所需考慮的布局限制包括電源供應線的走線、組件之間考慮對稱的繞線及如何使繞線符合設計驗證規范等，其中由于高壓仿真電路操作電壓高且各組件，其設計中的供應電源也較多，如何設計布局多電源的走線，使電路于繞線階段可以更容易實現，并且于最后的后仿真（post-simulation）可以有好的表現更為重要。本論文程序輸入為以P-Cell 方式完成布局擺置且符合設計驗證規范的電路布局設計，而輸出結果為各組件相對擺置位置的結果，且擺置的結果為考慮過設計規范驗證的最佳解。得到輸出結果后，將組件以P-Cell 的方式呼叫，實現擺置結果于布局軟件中顯示。

表1：浮地電壓轉換電路實現性能

圖3：浮地電壓轉換電路測試波形(a)輸入5V/0V，輸出25/20V(b) 輸入5V/0V，輸出-25V/-20V，頻率均為500kHz。

2.2 電路實現

本論文用的高壓模擬電路設計為電壓位準移位器，其設計中包含可實現2.5 伏特至5 伏特、5 伏特至25/-25 伏特等多種電壓的設計，而設計中也有許多高壓電路的復雜組件，工藝采用0.25μm1P3M高壓BCD 技術，圖1(b)與圖2(b)顯示了設計的電平轉換器的芯片布局圖，可實現具有電平上升/下降功能。其總布局尺寸為2595.6μmx 649.4μm，每個單元的尺寸分別約為150μmx 130μm。圖3(a)顯示了采用有源HV-MOS 鉗位而沒有預充電電路的設計電平轉換器的測量結果。通過將輸入信號設置為頻率為500 kHz 的方波并輸出1pF 的電容負載來進行測量。對于向上電平轉換器的傳播延遲為6.8 ns。過渡能量估計為26.9pJ。圖3(b)示出了使用與圖3(b)相同的測試配置所提出的電平轉換器的測量波形。傳播延遲為3.9 ns，每次轉換的代價為26.1pJ。表1 總結了測得的性能。

3 結論

本文介紹了用于電源轉換器的快速浮動高壓電平轉換器的設計。該電路采用一對預充電的MOS 晶體管，以改善升高電壓的傳播延遲。使用0.25μmBCD 技術實現并比較了高壓電平轉換器的性能。實驗結果表明，提出的電平轉換器可以將5 V 邏輯電平轉換為25 V 和-25 V 邏輯電平，傳播延遲分別為6.4 nsec 和3.9 nsec，每次轉換的成本為26 pJ。與傳統的高壓電平轉換器相比，具有轉換效率高，傳輸延遲低的改進功能。