電路設(shè)計(jì)中的EMI問題分析

蘇江帆

（廣州海格通信集團(tuán)股份有限公司，廣東 廣州 510000）

0 引 言

經(jīng)濟(jì)高速發(fā)展的時代，各類電子產(chǎn)品越來越智能先進(jìn)，給人們生產(chǎn)生活帶來了極大的便利。隨著科學(xué)技術(shù)不斷的進(jìn)步發(fā)展，微型高集成電路和智能電子電路等廣泛應(yīng)用，極大地提升了人們的生活品質(zhì)。但是，任何電子產(chǎn)品都是在有限空間內(nèi)，存在時域、空域以及頻域復(fù)雜的電磁能，再由于設(shè)計(jì)的缺陷、電子元器件性能衰減或老化以及人為空間環(huán)境的變化等因素，使得電磁干擾問題無法從根本上消除，也在一定程度上影響著產(chǎn)品性能的發(fā)揮，制約了電子科學(xué)信息與技術(shù)的發(fā)展。為了盡可能地提升電子產(chǎn)品的性能，維持電子產(chǎn)品工作的穩(wěn)定狀態(tài)，很多研究及技術(shù)人員從電路電子元器件的材料選擇、電路布局與設(shè)計(jì)、電路可靠接地、軟硬件EMI輔助設(shè)計(jì)及應(yīng)用方面進(jìn)行了充分的研究，極大程度上降低了電磁干擾等問題[1]。

1 電磁干擾產(chǎn)生原因分析

電磁干擾（Electromagnetic Interference，EMI）起源于電磁輻射源，由于各類電子元器件及敏感元器件或者設(shè)備相互之間的電信號作用形成了一定的干擾噪聲，再通過傳導(dǎo)干擾和輻射干擾等多種耦合以及元器件發(fā)熱效應(yīng)，疊加了干擾電磁效能。電磁干擾主要耦合途徑為傳導(dǎo)干擾，通過電路中各種導(dǎo)線、公共電源線以及接地線等對干擾噪聲信號進(jìn)行疊加放大。傳導(dǎo)干擾噪聲頻率范圍一般在10 kHz～30 MHz，輻射干擾主要是電子設(shè)備內(nèi)部或外部干擾信號通過空間耦合方式進(jìn)行傳播[2]。

由于電子電路之間存在一定的工作電壓和電流，各類電子產(chǎn)品的PCB板通常存在差模和共模噪聲干擾信號。差模噪聲主要是由于電子元器件之間快速的時變電流（di/dt）作用在工作回路中產(chǎn)生的一種干擾，共模噪聲多為容性電路中快速的電壓變化率(du/dt)作用在地寄生分布電容上產(chǎn)生的一種干擾。在電子設(shè)備EMI測試時，差模噪聲|Ep|和共模噪聲|Ec|分別為：

式中，|Ip|表示時差模電路中的電流強(qiáng)度；|Ic|表示共模電路中產(chǎn)生的電流強(qiáng)度；f表示電流工作的頻率；LS表示環(huán)路面積；L表示電纜線路的長度；d表示EMI測試時測量天線到線路的距離。

綜上分析，電磁干擾主要來自于電子電路中不斷快速變化的工作電流，由于電路工作電流中存在一定的高頻諧波分量，這種時變電流通過一定的耦合路徑形成了一種共模電流[3]。EMI測量差模與共模噪聲計(jì)算模型如圖1所示。

圖1 EMI測量差模與共模噪聲計(jì)算模型

國內(nèi)外研究機(jī)構(gòu)及學(xué)者通過對PCB電磁輻射機(jī)理和輻射計(jì)算方法進(jìn)行了大量研究和探索。一般認(rèn)為在多層PCB布線時，電源-地平面形成了一種諧振腔結(jié)構(gòu)，電路板電源和地分配網(wǎng)絡(luò)的諧振頻率上容易產(chǎn)生較為嚴(yán)重的電磁輻射，這種高頻輻射通過電路板邊緣向外輻射，稱為邊緣輻射。PCB電源和地平面的輻射原理通常按照微帶天線輻射機(jī)理進(jìn)行分析和研究，由于電路板長寬均比電路板厚度大的多，PCB過孔激勵兩平行板產(chǎn)生輻射場，并通過電路板邊緣向外輻射[4]。PCB板邊緣輻射原理如圖2所示。

圖2 PCB板邊緣輻射原理

因此，在電路抗干擾設(shè)計(jì)中，需要通過精準(zhǔn)計(jì)算盡量降低工作電流中的高頻諧波分量，同時對PCB板布線進(jìn)行合理布局。PCB布線中將電源平面和地平面盡量靠在一個平面維度，有利于產(chǎn)生高平板電容和低阻抗，從而降低高頻噪聲和邊緣輻射能量[5]。再者，盡量降低電路時鐘頻率，選擇合適的、符合性能要求的以及元器件特性匹配較好的元器件進(jìn)行電路性能優(yōu)化。一般認(rèn)為，當(dāng)電子電路時鐘信號遠(yuǎn)小于10 MHz時，信號布線路徑為微波傳輸線，電路電流耦合路徑產(chǎn)生的差模噪聲干擾較小。PCB設(shè)計(jì)效果直接關(guān)系到電子產(chǎn)品性能的好壞，所以在PCB設(shè)計(jì)時一方面要最大程度上滿足合理性需求，另一方面應(yīng)充分考慮EMI抗干擾設(shè)計(jì)要求，從而進(jìn)一步提升電產(chǎn)品使用性能并延長其使用壽命[6]。

2 EMI解決方案及措施

目前電子產(chǎn)品中大量采用高時鐘頻率、多輸入、輸出端口以及高度集成微型電路（Integrated Circuit，IC），信號傳輸通常需要高度集合數(shù)字信號、射頻信號以及光信號等混合信號，且電路要求具有高性能、低成本、高可靠以及高穩(wěn)定等特性。PCB設(shè)計(jì)的復(fù)雜度越來越高，PCB板中元器件及多層板間存在的變量按照幾何指數(shù)增加。同時，還需要保持電路信號工作的完整性和電磁兼容性，因此有效的EMI解決方案成為設(shè)計(jì)較為困難的問題[7]。

2.1 PCB板抗干擾方案

PCB板抗干擾設(shè)計(jì)時，通常采用EMIStream等EMI設(shè)計(jì)應(yīng)用軟件進(jìn)行電子電路的EMI測試和性能分析，從而提升PCB板的抗干擾能力，確保設(shè)計(jì)的準(zhǔn)確性。為了保證布局的合理性和精準(zhǔn)性，應(yīng)嚴(yán)格控制PCB板子尺寸，進(jìn)一步降低板子阻抗和生產(chǎn)成本。PCB板尺寸如果設(shè)置偏小，那么將不利于電路板散熱，易造成臨近電路干擾。精準(zhǔn)定位出PCB電路板上每一個電子元器件的位置，按照功能模塊單元完成全部元器件的布局，布局期間需減少高頻元器件連線長度，避免抗干擾性能差異較大的元器件相近布置，合理布局電子元器件引腳，從而減少元器件的分布參數(shù)。確保走線位置，適當(dāng)保持與對干擾敏感設(shè)備或元器件的距離，設(shè)計(jì)精確的低電阻串聯(lián)回路，降低電源的平面諧振和電路回流路徑阻抗。正確放置旁路和去耦電容，最大程度優(yōu)化地線圈圍時鐘區(qū)，盡量減少多余的時鐘線，合理設(shè)計(jì)時鐘頻率，滿足需求即可，同時保證驅(qū)動電路貼近電源電路設(shè)計(jì)，布線配合合理，實(shí)現(xiàn)不同信號間相互獨(dú)立，進(jìn)一步強(qiáng)化信號接收效果，降低干擾，維持設(shè)備運(yùn)行穩(wěn)定性[8]。

2.2 電源線及地線抗干擾布置措施

PCB板電路中，多數(shù)干擾因素來自于電源線或地線，為有效避免反饋耦合效應(yīng)，電路輸入端和輸出端口之間導(dǎo)線可合理設(shè)置線間地線，且布線是盡量避免鄰近平行布置。合理計(jì)算流經(jīng)導(dǎo)線（電源線、地線）電流值和導(dǎo)線與絕緣基板間的粘附強(qiáng)度，確定好導(dǎo)線的有效寬度。精準(zhǔn)計(jì)算出導(dǎo)線擊穿電壓和絕緣電阻值，確定導(dǎo)線間的最小布置距離。在PCB板設(shè)計(jì)時，應(yīng)充分考慮線性電路和邏輯電路布置的合理性，盡量將兩種電路分開[9]。布線時盡量選擇較小面積的銅箔，減少熱效應(yīng)的影響，如確實(shí)需要使用大面積銅箔材料，則應(yīng)采用柵格狀銅箔，以利于散熱和通風(fēng)。設(shè)置接地線應(yīng)形成一個完全閉合的環(huán)路，低頻電路的接地應(yīng)盡量采用單點(diǎn)并聯(lián)接地方式，高頻電路則盡量使用多點(diǎn)串聯(lián)接地方式，接地線長度不易過長，且要加粗處理。在設(shè)置電容引線的時候，引線長度盡量短，且高頻旁路電容不需要設(shè)置引線，電源線和地線走向與數(shù)據(jù)傳遞方向應(yīng)盡量保持一致。此外，部分電路產(chǎn)品中需要合理布置一定的安全接地線、避雷接地線以及屏蔽接地線，防止靜電、雷電及其他電子干擾的影響[10]。

3 結(jié) 論

解決電子產(chǎn)品EMI干擾問題是一項(xiàng)較為復(fù)雜、系統(tǒng)且精準(zhǔn)的工作，不僅需要充分考慮設(shè)備工作的條件和環(huán)境，考慮元器件的材料選擇和性能匹配，明確產(chǎn)品使用要求和標(biāo)準(zhǔn)，還需要在此基礎(chǔ)上嚴(yán)格高效地控制信號，保證信號穩(wěn)定傳輸?shù)穆窂剑瑫r要進(jìn)行全局設(shè)計(jì)和安排，最大程度上規(guī)避避不同類型信號相互之間產(chǎn)生的干擾影響。進(jìn)行合理布線，妥善處理公共電源線和接地線，滿足電路設(shè)計(jì)的科學(xué)性、合理性以及有效性，降低各類干擾噪聲，最大程度上實(shí)現(xiàn)多種設(shè)備在同一環(huán)境下的安全穩(wěn)定運(yùn)行，滿足設(shè)備兼容性需求。