永磁直驅風電機組硬件在環實時仿真方法分析

牟 迪，曹 斌，王立強

（1.國電和風風電開發有限公司，沈陽 110000；2.內蒙古電力科學研究院，呼和浩特 010020；3.內蒙古自治區電力系統智能化電網仿真企業重點實驗室，呼和浩特 010020）

0 引言

隨著新能源行業的迅猛發展，新能源裝機及發電量占比不斷增加，與此同時，新能源并網帶來的問題也日益增多，其中，風電機組在并網運行中存在的暫態穩定、次同步振蕩[1-3]等問題，給電網的安全帶來新的挑戰。

目前，對于風電機組的并網性能檢測主要通過現場測試的方式進行，這種檢測手段周期長、費用高且對環境有一定的要求，同時，對于控制器廠家而言，驗證控制策略只能通過離線仿真的方式，仿真時間相對較長，且對于實際控制器的性能檢測沒有有效途徑。RT-LAB硬件在環實時仿真平臺的出現為風電機組控制策略的驗證和特性分析提供了解決方案，借助RT-LAB將控制器接入數字電網中，形成控制器硬件在環仿真結構，該平臺具有強大的計算處理能力，能夠實現控制策略的實時仿真與驗證。目前RT-LAB平臺已廣泛用于新能源并網仿真特性研究中。文獻[4-7]利用RT-LAB搭建永磁直驅風電機組的硬件在環仿真模型，文獻[8]搭建了鼠籠型風電變流器的仿真模型。上述文獻均側重于仿真的實現，未對仿真原理和結果進行深入研究。文獻[9-10]應用平臺開展了直驅風電機組次同步振蕩的仿真分析與研究，但在研究過程中對仿真模型進行了簡化，并沒有對平臺的仿真過程進行研究和討論。文獻[11]應用該平臺介紹了風電機組阻抗測量方法，提出仿真步長、接口延時、開關模型參數對風機阻抗的影響，但對于不同仿真器間的建模并未進行對比研究，對接口延時的研究不夠深入。

本文以永磁直驅風電機組為研究對象，基于RT-LAB仿真平臺建立風電機組硬件在環實時仿真模型，并開展相應的研究工作，為風電機組的實時仿真提供參考和借鑒。

1 RT-LAB硬件在環實時仿真平臺

RT-LAB硬件在環實時仿真平臺是基于Simu?link平臺的一套實時仿真系統，能夠進行新能源控制器接入的硬件在環仿真。仿真平臺由上位機和下位機組成，上位機為普通計算機，用于建立數字模型；下位機為仿真器，用于仿真計算和與控制器的數據交互。仿真過程為：用戶在上位機的Simu?link軟件中按照模型定義規則建立仿真模型，編譯生成C代碼，通過以太網下載到仿真器中運行，仿真器與控制器通過I/O板卡進行數據的傳輸和交互，同時仿真器將用戶監測信息傳輸至上位機顯示[12]。

2 CPU與FPGA仿真模型

RT-LAB仿真器包含中央處理器（Central Pro?cessing Unit，CPU）仿真器和現場可編程門陣列（Field-Programmable Gate Array，FPGA）仿真器，其中，CPU仿真器（OP5600）通過軟件形式進行算法執行和模型計算，仿真步長由模型的復雜程度而定，一般為5～100μs。對于新能源控制器，當開關頻率較大時，CPU仿真往往無法滿足要求。FPGA仿真器（OP5607）采用硬件語言描述及流水線結構[4]，仿真器內置eHS解算器，仿真步長可達到ns級；同時，FPGA仿真器能夠通過底層文件直接管理I/O接口，無需返回模型經數據傳輸模塊輸出，從而降低了接口延時，提升了仿真的準確度。但是OP5607仿真器無法獨立進行仿真計算，需借助CPU仿真器進行聯合仿真，對于開關頻率小的仿真項目，占用了不必要的仿真資源。本文選取開關頻率為3 kHz的直驅風機控制器，CPU仿真器的仿真步長能夠滿足仿真要求，因此，分別進行CPU和CPU+FPGA的仿真建模。

2.1 CPU仿真模型

CPU仿真模型是指僅通過CPU仿真器建立的風電機組模型，模型的主電路、信號接口模塊、數據處理模塊均在CPU仿真器中運行，如圖1所示。其中，信號接口模塊由數字、模擬板卡模塊及信號調理模塊等組成，接收從風機控制器傳輸的數字量輸入信號（DI），驅動主電路的開關器件，同時從主電路采集模擬量輸出信號（AO）、數字量反饋信號（DO）傳輸至控制器，信號如表1所示。信號調理模塊對輸入/輸出信號進行增益和限幅。數據處理模塊是對采集的電氣量進行處理，并傳輸至顯示子系統中，用于監視和查看仿真結果。

2.2 CPU+FPGA仿真模型

CPU+FPGA仿真模型采用CPU仿真器與FPGA仿真器聯合仿真的方式，結構如圖2所示。其主電路模型在FPGA仿真器中運行，與控制器的接口通過FPGA底層程序直接管理。主電路中源信號的給定模塊、eHS模塊和數據處理模塊在CPU仿真器中運行，源信號的給定模塊用于主電路模型中電網和等效風電機組的信號輸入，eHS模塊為CPU+FPGA仿真的管理模塊，包含仿真步長、輸入/輸出接口對應關系、主電路模型關聯等設置。仿真器之間通過PCIe同步線進行數據交互，通常FPGA仿真器的仿真步長為ns級，CPU仿真器的仿真步長為μs級，通過聯合仿真的方式實現小步長的精確仿真。

表1 仿真器與控制器間的交互數據

圖2 永磁直驅風電機組CPU+FPGA仿真模型

3 仿真模型對比分析

針對兩種不同方式建立的直驅風電機組實時仿真模型，從解算算法、仿真步長和產生的接口延時等方面進行多角度對比分析。

3.1 解算算法分析

傳統CPU仿真采用節點分析法進行電路求解，當開關動作時，網絡的拓撲結構隨之變化，從而重新構建節點矩陣和預計算，需占用大量的內存空間和計算量。由于實時仿真的要求，CPU模型對開關數量和仿真規模存在一定限制，如CPU仿真模型超過單一計算核心的計算能力，無法進行實時仿真，可引入狀態空間節點算法（State-Space Nodal，SSN）對電路拓撲進行劃分處理，以提高仿真計算效率。

SSN算法將電路系統劃分為兩個或多個子系統，每個子系統為一個獨立的狀態空間，通過狀態空間法進行計算，子系統間使用節點算法求解節點網絡方程。通過SSN劃分后，降低了子系統的開關數量，加速并完成仿真計算[13-15]。

任意給定的子系統可以表示為：

對式（1）進行離散化運算，在t+Δt可得：

式中：yn t+Δt表示t+Δt時刻電壓值；ykhis為歷史電壓值；Wk n為系統阻抗矩陣歷史電壓值；un t+Δt表示外部注入子系統的電流，形成戴維南等效電路。最后與子系統間列寫的節點電壓表達式聯合求解，完成整個電路系統的計算[16]。對于含有k個開關器件的電路系統而言，仿真器需要對每種開關狀態進行預計算并存儲得到的系統矩陣，k對應的存儲取值為2k個；假設利用SSN算法將系統均分為兩部分，其對應取值將縮減為2×2k/2，并分配在兩個計算核中并行計算，其計算量和存儲量大大降低。

CPU+FPGA仿真采用內置的eHS解算器，采取小步長仿真且應用離散化的普約維奇（Pejovic）等效方法，以避免矩陣因子化計算及大量求逆矩陣帶來的存儲和計算壓力[4]。在仿真過程中，Pejovic算法是將開關的導通狀態等效為電感，關斷等效為電容，通過離散化進一步等效為電流源與電阻的并聯，因此有：

式中：Δt為仿真步長；ΔILhis(t-Δt)為電流源歷史值；GL為等效導納，即開關導通等效為電流源歷史值與導納GL的電阻并聯。

同理，開關關斷時有：

即開關關斷等效為電流源歷史值與導納GC的電阻并聯。

通過上述等效，避免了由于開關器件動作導致矩陣重新構建，相比于CPU仿真，減少了計算時間和存儲資源占用，使得仿真步長更小，計算更精細。

3.2 仿真步長對比分析

基于3.1節的分析，對兩種仿真模型分別進行20%Un（Un為額定電壓）低電壓過渡仿真測試，并開展不同仿真步長的對比分析。模型均給定電動機轉速為16 r/min，風機有功功率輸出為1（p.u.），無功功率輸出為0。系統穩定后使得電網電壓降低至0.2（p.u.），持續時間0.625 s。

3.2.1 CPU模型

RT-LAB軟件中集成了SSN解耦模塊，在直流母線處對模型進行分割（見圖3），分割后模型能夠滿足實時仿真計算的要求。設定仿真步長為20μs。圖4為CPU模型20μs仿真步長測試曲線，可以看出，風機正常并網持續一段時間后發生電壓跌落；風電機組在正常及故障階段電流輸出波形均畸變嚴重。

圖3 含SSN的主電路模型

該模型雖然能夠完成風機控制器的硬件在環仿真，但仿真波形的畸變嚴重，為提高仿真計算準確度，將模型的仿真步長進一步降低。RT-LAB平臺集成了RT-Events模塊庫，其中包含帶有時間戳信息的換流橋（Time Stamped Bridge，TSB）[17]，TSB可通過插值模擬采樣點間脈沖的跳變[18]提高仿真精度[19-20]；同時，將普通換流橋更換為TSB后，可降低模型的規模，進一步精細仿真步長。引入TSB后，將仿真步長分別設置為10μs和5μs。由于風電機組直接連接理想電壓源，電壓曲線均為理想波形，因此不再進行對比。電流曲線如圖5所示。由圖5可見，仿真步長減小后，模型能夠進行正常并網和故障暫態響應的仿真。根據3種情形做出對應的電流頻譜圖和電流諧波總畸變率，如圖6和表2所示。相比于20μs步長仿真波形，5μs與10μs的仿真波形差異不大，畸變率相近。

3.2.2 CPU+FPGA模型

CPU+FPGA仿真器可將主電路模型的仿真步長進一步降低至ns級，開展與CPU仿真的對比研究。在FPGA仿真器中運行主電路模型，仿真步長分別設定為2μs和0.5μs，CPU仿真器進行電源及數據顯示等模塊的計算，仿真步長為20μs，電流仿真曲線如圖7所示。由圖5—圖7及表2、表3可見，相比于CPU仿真，CPU+FPGA仿真的電流波形及畸變率更小，仿真結果更理想。仿真步長的降低在一定程度上能夠獲得更理想的仿真效果，但考慮到風電機組控制器的開關頻率為3 kHz，仿真形成的差異也受其他因素影響。

3.3 接口延時對比分析

圖6 CPU仿真不同步長電流頻譜圖

表2 CPU仿真電流總諧波畸變率 %

CPU仿真模型與控制器的數據交互需經過數據接口模塊的處理，一個控制周期需要經過模擬量輸出處理和數字量輸入處理兩次延時，而FPGA仿真器直接通過底層文件進行數據訪問，減少了數據轉換的時間。通過自回路的方式進行對應不同仿真方式的接口延時測試，利用信號發生器分別向不同仿真模型輸入數字信號，經模型處理后輸出模擬量信號，測量輸入輸出波形的延時，以模擬不同仿真模型之間的接口延時。表4為不同模型在不同仿真步長下的接口延時，CPU模型在不同仿真步長下產生的接口延時是一個波動值，CPU+FPGA模型的延時為固定值，對于風機控制器而言，一個控制指令流程如圖8所示。由圖8可見，忽略控制器計算的時間Tc，一個控制指令產生的延時：

結合表4可以看出，CPU仿真延時與仿真步長Ts有關，其值在Ts～2Ts波動；CPU+FPGA仿真延時可分為兩部分，固有延時Ty1+Ty2和仿真步長Ts，其中固有延時為2μs。對于不同的仿真模型，在信號傳輸的過程中均會產生延時，且與仿真步長相關。考慮到CPU+FPGA仿真的步長更小和接口的訪問方式，其仿真精準度更高。

圖7 CPU+FPGA仿真電流曲線

表3 CPU+FPGA仿真電流總諧波畸變率 %

表4 接口延時 μs

圖8 控制指令流程

4 結論

本文基于RT-LAB仿真平臺，分別搭建了永磁直驅風電機組的CPU仿真模型和CPU+FPGA仿真模型，研究了模型和解算算法的差異，從多角度對比了不同仿真器、仿真步長間的仿真結果差異并測量了產生的接口延時，得出結論如下：

（1）對于CPU模型而言，可通過引入SSN和TSB降低仿真規模和步長以提高仿真精度，但當仿真步長足夠精細時，進一步減少步長并不能夠改善仿真結果。

（2）定量研究了仿真接口延時與仿真器、仿真步長間關系，其中CPU仿真延時在Ts～2Ts波動，CPU+FPGA仿真延時可分為固有延時2μs和仿真步長Ts，得出CPU+FPGA仿真產生的接口延時更小且恒定的結論。

（3）對于開關頻率較低的永磁直驅風電機組，可運用CPU模型進行仿真，但CPU+FPGA模型的仿真結果更理想。