基于MicroBlaze 的多FPGA 及DSP 遠程更新系統(tǒng)設計

趙參，王小龍，郝國鋒

（中科芯集成電路有限公司，江蘇無錫 214072）

在航空航天、工業(yè)控制、雷達等領域，以現(xiàn)場可編程門陣列（FPGA）+數(shù)字信號處理器（DSP）設計的設備使用的非常廣泛，這些設備通常需要不斷地更新完善系統(tǒng)軟件[1]。對于大型系統(tǒng)有多個設備和機箱的情況下，通過JTAG 接口連接仿真器的方式進行更新系統(tǒng)軟件，不僅耗時耗力，而且有一定的風險，因此不利于設備的維護和管理[2]。

文中設計了基于MicroBlaze 軟核的遠程更新系統(tǒng)，把多個設備和PC 機通過交換機連接在同一個網絡中，上位機設定設備對應的IP 地址，可以對相應的設備程序進行更新，通過更改不同的IP 地址，可以對多個設備進行更新，這樣可以完成對整個系統(tǒng)的更新[3]。通過遠程更新的方式，使得FPGA 和DSP 更新程序的方式更加便捷，有效提高效率。

1 遠程更新系統(tǒng)架構

遠程更新系統(tǒng)的主要組成如圖1 所示，系統(tǒng)主要包括上位機、PHY、FPGA、DSP 和FLASH。上位機通過網絡連接到PHY，PHY 芯片連接到FPGA，F(xiàn)PGA通過SPI 接口下發(fā)更新應用程序的數(shù)據到FLASH，F(xiàn)LASH 用于存儲FPGA 的應用程序。另外，F(xiàn)PGA 通過UART 和DSP 進行數(shù)據交互，把DSP 的應用程序存儲到DSP 片內的FLASH 中[4-5]。

圖1 硬件系統(tǒng)結構框圖

2 遠程更新方法

2.1 FPGA遠程更新方法

FPGA 的遠程更新功能采用了QuickBoot 的方法，通過快速、健壯的配置方法和高效的基于HDL系統(tǒng)編程設計的互補組合，將編程方法與基于特殊配置頭的特殊配置方法集成在一起，實現(xiàn)了可靠的遠程更新功能[6-7]。FPGA 的程序加載運行是通過讀取FLASH 中的數(shù)據進行的，F(xiàn)LASH 包括3 個部分：Header、golden bitstream area 和update bitstream area。Header 包括關鍵開關字和熱啟動跳轉序列。該系統(tǒng)采用SPI 配置模式，所以關鍵開關字為0xAA995566。如果關鍵開關字為打開狀態(tài)，則執(zhí)行熱啟動跳轉序列，然后跳轉到update bitstream area 區(qū)域，讀取此區(qū)域中的數(shù)據配置到FPGA 中運行；如果關鍵開關字為關閉狀態(tài)，則繼續(xù)向下讀取數(shù)據，這樣就把golden bitstream area 中 的 數(shù) 據 配 置 到FPGA 中。FPGA 的 遠程更新主要是更新golden bitstream area 中的配置文件，步驟如下：

1）擦除關鍵開關字的塊或者扇區(qū)，使關鍵開關字為關閉狀態(tài)；

2）擦除golden bitstream area 中的配置文件；

3）將要更新的bit 文件寫入到golden bitstream area 區(qū)域中；

4）驗證寫入的文件是否正確；

5）驗證通過后，將關鍵開關字打開。

通過Xilinx 提供的TCL 指令和腳本文件，利用要加載的含有遠程更新功能的bit 文件生成兩個文件：download_initial.mcs和download_update.bin。download_initial.mcs 文件包含上述FLASH 需要的3 個部分，其 中golden bitstream area 和update bitstream area 中的配置文件都含有遠程更新的功能。download_update.bin 是上位機下發(fā)的要存儲到FLASH 中update bitstream area 區(qū)域的文件。首先，通過JTAG 燒錄download_initial.mcs 文件到FLASH中，設備重新上電后，通過上位機下發(fā)download_update.bin 文件，此文件會寫入FLASH 的update bitstream area 區(qū)域，下次上電后，設備運行的就是更新后的配置文件。如果要更新的文件寫入失敗，則設備啟動的是golden bitstream area 中的文件，此文件也包含有遠程更新的功能，這樣就保證了可以重新利用上位機下發(fā)更新配置文件寫入到FLASH 的update bitstream area 區(qū)域，完成程序的更新，這樣的配置更新方法增加了系統(tǒng)的可靠性。

2.2 DSP遠程更新方法

DSP 上電復位后，觸發(fā)復位中斷，中斷指向固化在片內ROM 的Bootloader 代碼，此代碼是出廠就存在的引導程序，不可修改。此代碼執(zhí)行后，讀取相關I/O 口的電平，決定Bootloader 模式并初始化相關接口，從該接口讀取Bootloader 代碼到DSP 的程序空間，讀取完成后程序指針跳轉到此代碼的起始位置并執(zhí)行，將目的源程序復制到FLASH 中執(zhí)行，實現(xiàn)真正的代碼搬移[8]。上位機發(fā)送DSP 遠程更新文件后，F(xiàn)PGA 啟動配置DSP 的模式管腳電平狀態(tài)，使得Bootloader 模式為SCIA 模式，然后通過接口下發(fā)二級引導程序并執(zhí)行，將上位機下發(fā)的源程序搬移到DSP 內部的FLASH 中。下次重新上電后，DSP 讀取到I/O 口的默認電平為全高，從而運行DSP 內部FLASH 中的程序，完成了DSP 的遠程更新。

3 遠程更新系統(tǒng)設計

3.1 遠程更新主要結構

FPGA 和DSP 的遠程更新主要是通過FPGA 內部的軟核和邏輯設計實現(xiàn)的[9]。其內部主要結構如圖2 所示，F(xiàn)PGA 中使用了MicroBlaze 軟核，軟核中用到了Lwip 協(xié)議，此協(xié)議在保持了TCP 協(xié)議主要功能的基礎上減少了對資源的占用。對于FPGA 的更新，上位機通過以太網，將要更新的FPGA 配置文件通過網口下發(fā)給FPGA 內部的MicroBlaze 軟核，此軟核通過Lwip 網絡協(xié)議解析出有效的數(shù)據后，通過AXI 總線把數(shù)據傳輸給FPGA 的fpga_load_ctrl 加載模塊，此加載模塊會緩存數(shù)據并通過SPI 接口把數(shù)據存儲到FLASH 中。下次上電后，F(xiàn)PGA 從FLASH 中的update bitstream area 區(qū)域加載數(shù)據，從而完成了遠程更新。如果遠程更新過程中配置出現(xiàn)錯誤（比如突然掉電）或者CRC 校驗失敗，那么FPGA 就從golden bitstream area 區(qū)域加載數(shù)據，保證了系統(tǒng)的可靠性[10]。對于DSP 的更新，也是通過上位機下發(fā)DSP的更新配置文件，軟核接收到數(shù)據后，通過AXI 總線與axi_uart 模塊和dsp_load_ctrl 模塊進行數(shù)據和指令的交互，把配置文件存儲到DSP 的片上FLASH 中。

圖2 FPGA內部主要結構

3.2 MicroBlaze軟核設計

MicroBlaze 軟核的主要流程如圖3 所示，上位機通過Lwip 協(xié)議解析上位機下發(fā)的數(shù)據包，提取有效數(shù)據判斷是否更新FPGA 或DSP，當需要更新FPGA或DSP 時，判斷是否滿足發(fā)送數(shù)據包的條件，當滿足時繼續(xù)發(fā)送下一包數(shù)據，直到所有的配置文件數(shù)據都發(fā)送完畢為止。最后向上位機反饋FPGA 或DSP更新后的狀態(tài)，上位機界面顯示更新后的狀態(tài)信息。

圖3 MicroBlaze軟核主要流程

3.3 FPGA遠程更新模塊設計

FPGA 遠程更新模塊主要是fpga_load_ctrl 模塊的實現(xiàn)，流程如圖4 所示。此模塊和MicroBlaze 軟核通過AXI 總線進行數(shù)據交互，當檢測到遠程更新啟動信號后，就開始對FLASH 進行操作。首先擦除FLASH 關鍵字，然后擦除FLASH 的update bitstream area 區(qū)域，擦除完成后寫入更新配置文件，寫完畢后，驗證寫入的數(shù)據是否正確，當正確時，打開FLASH 關鍵字，反之則關閉關鍵字。操作完成后，反饋給軟核此次更新后的狀態(tài)，軟核通過網絡傳輸給上位機顯示更新狀態(tài)[11]。outDone_X4 拉高后，表示為更新成功的狀態(tài)信息。即使此次更新失敗，下次上電啟動后，F(xiàn)PGA 檢測到FLASH 關鍵字關閉，也會繼續(xù)讀取FLASH 中的數(shù)據，從而加載golden bitstream area 區(qū)域中的文件，保證了FPGA 可以正常運行程序。

圖4 fpga_load_ctrl模塊流程圖

3.4 DSP遠程更新模塊設計

DSP 遠程更新模塊包括兩個部分：dsp_load_ctrl模塊和axi_uart 模塊。dsp_load_ctrl 模塊主要實現(xiàn)二級引導的功能。當更新DSP 的啟動標志信號有效后，開始通過波特率為9 600 bit/s 的串口發(fā)送二級引導的數(shù)據，發(fā)送完畢后，給軟核反饋數(shù)據有效標志，同時把串口收發(fā)信號切換到axi_uart 模塊，axi_uart模塊通過串口接收軟核發(fā)送過來的配置文件，寫入到DSP 的片內FLASH 中[12-13]。

dsp_load_ctrl 模塊實現(xiàn)的主要功能是對二級引導數(shù)據的發(fā)送，具體實現(xiàn)過程如下：

1）發(fā)送數(shù)據頭，共兩個字節(jié)：0x41，0xAA；

2）發(fā)送二級引導數(shù)據，共7 079 個字節(jié)；

3）延時50 ms；

4）發(fā)送5個字節(jié)：0xD0、0x2A、0x8D、0xFF、0xFE；

5）DSP 返回9 個字節(jié)：0x01、0xE0、0x00、0x00、0xD0、0xF4、0xCA、0xFF、0xFE；

6）發(fā)送9 個字節(jié)：0x00、0x01、0xC2、0x00、0xD9、0x75、0x7B、0xFF、0xFE；

7）DSP 返回9 個字節(jié)：0x00、0x01、0xC2、0x00、0xD9、0x75、0x7B、0xFF、0xFE。

當完成上述過程后，說明二級引導過程成功[14]。然后，把串口收發(fā)接口切換給axi_uart 模塊，通過軟核發(fā)送更新DSP 的應用數(shù)據給到此模塊，波特率為115 200bit/s。

3.5 遠程更新上位機軟件設計

為了實現(xiàn)FPGA 和DSP 遠程更新，用C++語言開發(fā)了遠程更新工具，其內部集成了網絡協(xié)議、自定義的收發(fā)數(shù)據和控制協(xié)議，通過和FPGA 內部的軟核進行數(shù)據交互，把配置文件下發(fā)出去。首先，填寫IP地址，此IP 地址要和軟核中設定的IP 地址保持一致，選擇要更新的文件后點擊遠程更新按鍵，上位機通過網絡開始下發(fā)指令和數(shù)據給MicroBlaze 軟核，最后軟核反饋遠程更新后的狀態(tài)給上位機，進而在界面上顯示出來[15-20]。圖5 和6 分別是FPGA 和DSP遠程更新成功后的顯示界面。更改IP 地址后，可以遠程更新其他設備板卡的FPGA 和DSP，這種實現(xiàn)遠程更新的方式不需要任何硬件狀態(tài)的改變，極大地降低了風險。

圖5 FPGA遠程更新成功界面

4 結束語

文中設計了通過上位機軟件和基于MicroBlaze軟核的硬件設備進行通信，對多片F(xiàn)PGA 和DSP 進行遠程更新的系統(tǒng)。該設計方案對設備的程序升級和維護帶來極大的便利，提高了系統(tǒng)運行可靠性，可以用在許多工程應用領域。

圖6 DSP遠程更新成功界面