戴林華
(上海華湘計算機通訊工程有限公司,上海 200233)
近年來,微波控制電路的設計有了很多新的選擇,但PIN管依舊是一類常用的控制器件,這主要得益于PIN管具有耐功率較大、設計靈活性高、可靠性高以及成本低等優點。
本文闡述了PIN管的結構和特性,對利用PIN管設計開關的常用結構進行了研究,著重對采用串并聯結構的設計方法進行了討論,并給出了相應的實驗結果。
PIN管的結構如圖1所示,是在重摻雜的P區和N區中間夾一層本征層(即I層)。在開關的正常工作中,PIN管芯通常有兩種工作狀態:當它處于正向偏置時,P層的空穴和N層的電子分別注入I層,形成一個高電導率區,接近于短路;當它處于反向偏置時,I層載流子被清空,形成高電阻率區,接近于開路[1]。在直流電控制下,PIN管的阻抗隨I區載流子數目的變化而發生變化,以此來實現對微波信號的控制。

圖1 PIN管的結構
PIN管具有寬射頻阻抗和低失真的特性,它是設計制造高性能微波開關的關鍵元器件。目前,用于微波開關設計的PIN管主要有PIN管芯和梁式引線PIN管兩大類,它們具有不同的優勢。梁式引線PIN管具有更小的結電容,而PIN管芯具有更小的結電阻和更高的功率容量[2]。結合兩者的特性和設計需求,本設計主要采用PIN管芯來設計具體電路。
PIN管芯的等效電路如圖2所示,其中的LS為引線電感,RS為串聯電阻,CP和Cf為管殼電容。

圖2 PIN管芯的等效電路
當PIN管正向偏置和高頻工作時,擴散電容Cd將變大并把結參數短路,電荷載流子將注入I區,因此Ri=Ci網絡僅可由Ri來表示,RS為正向偏置情況下的總串聯電阻。此時,PIN管的阻抗主要由RS決定。由于RS的值很小,相當于電路導通,也就相當于開關的“開”狀態。
當PIN管反向偏置時,擴散電容Cd消失,結電阻Ri變得極大,只有Ci在結網絡中是重要的,I區足以被完全耗盡,則Ri=Ci網絡將消失。RS為反向偏置情況下的總串聯電阻,與偏置電流成正比,與頻率成反比。在很多射頻電路應用中,其電阻值遠高于Cj產生的阻抗。在射頻情況下,Cj產生的阻抗很高,串聯在射頻電路中起斷開或絕緣作用,這就相當于開關的“關”狀態。
多數PIN管開關拓撲結構為反射式,也就是說,當它們處于隔離狀態時,對所連接的傳輸線路呈現射頻開路或射頻短路。而吸收式PIN管開關拓撲結構始終對其系統呈現很小的回波損耗,這種結構可以實現,但相比反射式電路稍復雜一些[3]。PIN開關從電路的實現方式上可以分成并聯結構和串聯結構。
并聯結構的PIN開關電路如圖3所示,單刀單擲PIN開關中,當PIN管反向偏置時,開關的插入損耗由PIN管的電容電抗決定;當PIN管正向偏置時,隔離度由PIN管的串聯電阻決定[4]。

圖3 并聯結構的電路
其中,并聯結構的PIN開關插損和隔離度估算公式為:

式中,RS為PIN管的正向電阻,C為PIN管的結電容,f為中心頻率,Z0為特性阻抗。
并聯結構開關的隔離度主要由PIN管的正向電阻決定,插損主要由PIN管的反向電容決定,并隨著頻率升高而有所增加[5]。從隔離度的角度應選取低正向電阻的PIN管,從插損角度應選取低結電容的PIN管。
串聯結構的PIN開關電路如圖4所示,單刀單擲PIN管開關中,當PIN管正向偏置時,開關的插入損耗有PIN管的串聯電阻決定;當PIN管反向偏置時,開關的隔離度由PIN管的電容電抗決定[6]。

圖4 串聯結構的電路
串聯結構PIN開關的插損和隔離度估算的公式分別為:

串聯開關的隔離度由結電容決定,并隨著頻率的上升而下降,插損主要由正向電阻決定。
由上述分析可知,插損和隔離度取決于所選的開關拓撲結構以及開關所使用的PIN管特性。對于單刀多擲開關的并聯結構可以實現低損耗、高隔離度,但其工作頻帶無法拓寬,這是由于對開通支路而言,關斷支路相當于1/4波長的短路線,而這個結構決定了全并聯開關的帶通特性。全串聯單刀多擲開關中,對于開通支路而言,關斷支路相當于開路線,這一結構可以實現理論上的無限寬帶,但是受串聯所用PIN管電參數的限制,其正向電阻通常較大,導致全串聯結構的插損相對較大[7-9]。綜合上述兩種電路的優點,串并聯結構的電路是寬帶多擲開關的最佳選擇。
串并聯結構的PIN開關電路如圖5所示。開關的插入損耗由正向偏置的串聯PIN管的串聯電阻和反向偏置的并聯PIN管的電容電抗共同決定,隔離度由反向偏置的串聯PIN管的電容電抗和正向偏置的并聯PIN管的電阻共同決定。該開關的拓撲結構可以比任一單二極管拓撲結構產生更大的隔離度。

圖5 串并聯結構的電路
采用串并聯結構的電路形式,將微帶板及二極管(裸管)通過導電膠粘接到盒體相應的位置,隔直電容、PIN二極管與微帶線的連接則通過超聲波壓焊機來壓金絲來實現連接,電感是采用恒溫電絡鐵在顯微鏡下直接焊接[10]。最終實現的裝配如圖6所示。控制電路的功能主要是將晶體管-晶體管邏輯電平(Transistor Transistor Logic,TTL)信號轉換成電壓,給PIN二極管提供正、反偏電壓。

圖6 吸收式單刀單擲開的裝配圖
制作樣品,實測曲線見圖7和8所示。在整個頻帶0.6~3 GHz范圍內,當開關處于開通狀態下(如圖7所示),端口駐波在低端比較大,但也在設計要求范圍1.5之內,實測最大為1.489,損耗實測最大為2.38 dB。當開關處于關斷狀態下(如圖8所示),端口駐波比較好,實測最大為1.163,隔離度實測最小為 81 dB。

圖7 駐波和損耗的測試曲線

圖8 關斷駐波和隔離度的測試曲線
采用本文介紹的方法研制了0.6~3 GHz吸收式單刀單擲開關,其插入損耗≤2.5 dB、隔離度≥80 dB、駐波≤1.5、開關時間≤1 μs。本次開發的開關與現有開關相比更加穩定、可靠且加工方便,宜于進行批量生產,同時還可以廣泛應用于其他控制電路的設計中。