帶浮空層的LDMOS 器件特性研究

趙婉婉，馮 懿，陳子馨

（1.上海電力大學，上海200090；2.國核自儀系統工程有限公司，上海200241）

引言

隨著功率半導體器件的不斷發展，功率器件逐漸成為人們研究的熱門器件。而橫向雙擴散金屬氧化物半導體（LDMOS）作為常用的功率器件，因其制造工藝簡單且易實現，一直是人們研究的重點[1]。

導通電阻和擊穿電壓作為LDMOS 的重要參數，低導通電阻高擊穿電壓一直是研究學者研究的主要方向[2]。提高LDMOS 器件性能的技術有：超結技術[3]、場板技術[4]、降低器件表面電場[5]等技術。降低器件表面電場（Reduced Surface Field，RESURF）技術，通過輔助耗盡作用，優化LDMOS 器件漂移區的電場分布，提升LDMOS 器件性能。隨著RESURF 技術的不斷發展與改善，人們提出了Double-RESURF 及Triple-RESURF 結構等改善器件的性能。RESURF 技術，主要是通過優化器件的橫向電場，提高器件擊穿電壓，達到改善器件擊穿電壓的目的。而器件擊穿電壓大小，不僅與器件橫向電場有關，也與器件的縱向電場有關。通過對器件縱向電場的優化，也能有效改善器件的擊穿特性。

本文在Double RESURF 器件結構的基礎上，通過在襯底上引入部分N 型浮空層，構建了一種帶有部分浮空層 的LDMOS （Partial floating layer LDMOS，PFL-LDMOS）。利用TCAD 仿真軟件，對器件進行電學仿真，通過對仿真結果的分析與討論，進一步優化器件的結構參數，改善器件性能。

1 器件結構

圖1 為器件的結構圖，其中（a）為PFL-LDMOS 結構圖，（b）為具有Double RESURF 結構的LDMOS（D-LDMOS），（c）為傳統LDMOS（Con-LDMOS）器件結構圖。圖中Ld 表示器漂移區長度，Tepi 為浮空層距離器件漂移區的距離以此來表示浮空層的位置，Lf 表示器件浮空層的長度。由圖可知D-LDMOS 相較于傳統LDMOS 器件，漂移區中摻雜了P 型埋層，P 埋層輔助耗盡漂移區，改善器件性能。PFL-LDMOS 在D-LDMOS 的基礎上，引入浮空層，在縱向電場上引入了新的電場峰值，優化器件的縱向電場，提高器件擊穿電壓。

本文所研究的器件漂移區長度Ld 為60um，外延層厚度Ts 設為20um，襯底摻雜濃度為e14cm-3，P 型埋層濃度為2e15cm-3位于器件表面。

2 仿真結果分析與討論

圖2 是PFL-LDMOS、D-LDMOS 以及Con-LDMOS器件的電勢分布圖以及電場分布圖。由圖2（a）可知，襯底上部分浮空層的引入，使得襯底上的等勢線向下延伸，襯底耗盡更完全。PFL-LDMOS 器件的擊穿電壓由DLDMOS 的754V 增加到817V；與Con-LDMOS 相比，PFL-LDMOS 擊穿電壓增加15%。圖2（b）和（c）為器件表面電場以及漏端電場分布圖，分析可知，PFL-LDMOS 器件由于襯底上浮空層的引入，器件縱向電場產生了新的電場峰值，使得器件縱向電場分布向襯底延伸，同時優化了器件的表面電場，使得表面電場分布更加均勻，增大了器件擊穿電壓。器件結構參數作為器件設計的重要參數，對器件性能會產生影響。為進一步提升器件性能，通過器件參數的優化，對器件參數與擊穿特性間的關系展開研究。

圖2 電勢分布圖以及電場分布圖

圖3 不同Lf 下，器件擊穿特性曲線與電場分布

圖3 為浮空層長度Lf 下，器件擊穿特性曲線與電場分布。由圖（a）的仿真結果可以看出，浮空層長度會影響器件擊穿特性。隨著器件浮空層長度的增加，擊穿電壓先隨Lf 的增加而增加，當浮空層長度等于30um 時，器件擊穿電壓達到最大值，而后隨著浮空層長度增加器件擊穿特性較小。當浮空層較短時，器件漏端電場范圍較小，且器件電場在浮空層處產生的峰值較小，電場分布不均勻，器件擊穿電壓小，擊穿特性差。當浮空層長度較長時，器件P 區與N 區無法達到劑量平衡，也會降低器件擊穿電壓。通過分析可知，相同條件下，當浮空層長度為30um時，器件擊穿特性達到最優。

3 結論

本文提出了一種帶有部分浮空層的PFL-LDMOS，利用仿真軟件建立二維擊穿模型，通過器件參數優化改善器件擊穿特性。仿真結果表明，浮空層的引入能有效提高器件擊穿電壓。參數優化結果表明，當浮空層長度為30um 時，器件擊穿特性達到最優；參數優化結果為LDMOS 器件設計提供依據。