高壓大電流（4 500V/600A）IGBT芯片研制

劉國友 黃建偉 覃榮震 朱春林

高壓大電流（4 500V/600A）IGBT芯片研制

劉國友1,2黃建偉1,3覃榮震1,3朱春林1,3

（1. 新型功率半導體器件國家重點實驗室 株洲 412001 2. 株洲中車時代電氣股份有限公司 株洲 412001 3. 株洲中車時代半導體有限公司 株洲 412001）

提高絕緣柵雙極晶體管（IGBT）單芯片電流容量，對減小封裝器件芯片并聯數、簡化封裝結構、改善芯片均流至關重要。該文基于高壓、大電流、高可靠性IGBT應用需求，通過高壓IGBT芯片堅強元胞設計及其協同控制技術實現了元胞之間的開關同步，通過光刻拼版技術解決大尺寸芯片的工藝制造，通過單芯片壓接封裝驗證了大尺寸芯片設計及其性能，探索出一條大尺寸IGBT芯片設計、制造與驗證的技術路徑。研究開發了全球第一片42mm×42mm大尺寸高壓IGBT芯片，攻克了高壓IGBT芯片內部大規模元胞集成及其均流控制的技術難題，首次實現了4 500V/600A單芯片功率容量，具備優良的動靜態特性和更寬的安全工作區，并可以顯著提高IGBT封裝功率密度與可靠性。

大尺寸IGBT芯片 電流容量 均流 壓接

0 引言

絕緣柵雙極晶體管（Insulated Gate Bipolar Transistor, IGBT）作為能量處理與控制的“CPU”，耐受電壓高、電流容量大、驅動功率小、開關速度快、使用方便靈活，已成為電力電子裝置的主流開關器件[1-2]。隨著高鐵、軌道交通、新能源與電力系統應用技術的發展，對IGBT的功率容量與可靠性提出了越來越高的要求[3-4]。

IGBT芯片融合了傳統電力電子器件技術與微電子制造工藝，線寬越來越精細，已經進入亞微米工藝技術時代[1]。由于常規芯片設計與制造工藝的限制，單芯片電流容量受到一定限制，已見報道的4 500V IGBT單芯片最大電流容量約150A[5-6]。如果應用系統需要更大的電流，一般通過多芯片并聯封裝來實現。IGBT封裝過程中，無論是傳統焊接型IGBT模塊，還是壓接型封裝，各并聯支路不可避免地存在雜散電感和電阻，這會影響并聯芯片之間的電流分布，繼而影響IGBT器件電流能力、功率密度與應用可靠性。

IGBT芯片包括有效區（元胞區）和邊緣終端區兩部分，高壓芯片的終端區域占芯片面積的相當大一部分，如13.5mm×13.5mm尺寸的4 500V芯片，終端面積占總個芯片面積40%以上。因此單芯片尺寸越大，就可以取代更多并聯的小芯片，省去很多不必要的（小芯片）終端區域，相比劃片區域，節約成本。同時在同等電流能力條件下，因為大芯片的終端區域面積比多個并聯的小芯片終端面積總和要小很多，所以大芯片的終端漏電流將會明顯得到改善。

單芯片電流容量越大，則芯片并聯數相應減小，同時因為封裝結構的簡化，可以進一步改善芯片之間的均流狀況，從而提高IGBT器件效率與應用可靠性[7-9]，因此單芯片電流容量成為制約IGBT模塊功率容量、功率密度和應用可靠性的主要技術瓶頸。提高IGBT芯片的電流容量，需要并聯更多的IGBT元胞，意味著需要更大的有效區來集成這些并聯元胞。芯片的大尺寸及其內部并聯元胞之間的開關同步與均流，對芯片本身的設計與制造帶來巨大挑戰，主要體現在芯片內部元胞本身的魯棒性、元胞間的開關同步和大尺寸芯片焊接應力控制等長期困擾業界的技術難題上，如果處理不當，芯片內部元胞不均流和封裝過程中因熱膨脹系數失配而帶來的焊接應力都會對芯片造成損傷。

影響芯片大尺寸化的另一個因素是IGBT芯片制造能力，包括光刻機曝光面積、工藝穩定性與良率水平。一般說來，芯片尺寸越大，芯片的良率越低，所以要實現大尺寸芯片的量產，芯片工藝線必須穩定并且維持在比較高的良率水平。另一方面，光刻機曝光面積與光刻精度成反比，在確保一定光刻精度的情況下，步進和掃描光刻機曝光面積都會受到限制，一般6in光刻機曝光面積為16mm×16mm，8in光刻機曝光面積為22mm×22mm，一般光刻機曝光面積最大不超過26mm×33mm。綜合考慮各種因素，常規IGBT芯片尺寸一般不會超過16mm× 16mm，芯片電流、功率容量就會受到較大限制。

本文通過把宏觀層面的IGBT芯片均流轉換成微觀層面元胞間的開關同步來解決IGBT封裝過程中的芯片均流與可靠性問題，詳細分析了并聯元胞本身的魯棒性設計和更大尺寸、更大規模元胞集成時的開關同步機制，成功研制出42mm×42mm大尺寸4 500V/600A超大功率IGBT芯片，展示出優越的綜合性能和強魯棒性，為IGBT器件并聯芯片之間的均流問題提供了一個全新的技術解決方案，也為大尺寸IGBT芯片描繪了一個廣闊的應用前景。

1 大尺寸IGBT芯片設計

IGBT芯片由成千上萬個元胞組成，要實現芯片級大尺寸設計，集成更多的并聯元胞，不僅要解決單元胞自身的魯棒性和多元胞之間的協同性，而且要通過優化體結構和終端結構設計，降低芯片損耗和終端漏電，提高芯片靜、動態特性和可靠性。下面從四個方面展開分析。

1.1 堅強元胞結構設計

IGBT是MOS結構控制的雙極結型晶體管，基本結構如圖1所示。在正向阻斷時，如果在柵極（G）施加一個大于閾值電壓的正向電壓，則在柵極正下方P基區表面形成導電溝道，溝道電流作為PNP晶體管基極電流，PNP晶體管導通，此時集電極向漂移區注入空穴，并與通過溝道電流注入過來的電子在漂移區形成電導調制，顯著降低漂移區電阻。IGBT正向電流包括MOS溝道的電子電流和PNP晶體管集電極空穴電流兩部分。溝道電子電流直接由柵壓來控制，隨溝道的消失而消失；空穴電流則由通過柵壓形成的溝道電流間接控制，溝道消失后通過漂移區電子與空穴的復合來實現PNP晶體管的關斷。

IGBT導通時，如果集電極電壓比較高，則IGBT 的溝道會被夾斷，導致其溝道電流飽和，不再隨著集電極電壓的增大而增大，IGBT的飽和電流[10]為

圖1 IGBT結構示意圖

其中

式中，為對應溝道寬度；n為溝道電子漂移率；ox為單位面積柵電容；為溝道長度；G為柵極電壓；GEth為閾值電壓；pnp為PNP晶體管的共基極電流增益。

由此可見，IGBT飽和電流大小不僅與柵壓相關，而且與PNP晶體管電流增益pnp有關系，取決于背面空穴注入效率和基區載流子傳輸因子。為了控制IGBT的飽和電流，PNP晶體管增益pnp就不能調得過高。通過調節pnp，可以有效控制雙極晶體管電流和MOS溝道電流的比例，從而充分利用MOS電流的正溫度系數特征，確保在大電流應用下各元胞的均流能力。理論上講，較小的飽和電流能使IGBT在短路狀態下耗散功率更低，有益于提升IGBT的短路安全工作區，但飽和電流的控制同時也要兼顧通態損耗的大小。

IGBT由于芯片內部寄生的PNPN晶閘管結構，不可避免地存在閂鎖效應，通過采用增強型平面柵（enhanced Double-diffused Metal Oxide Semicon- ductor, DMOS+）新型U形嵌入式發射極結構[11]（見圖2）可大幅度降低P基區內N+源極下方的橫向電阻b（見圖1），從而有效抑制閂鎖效應。通過在P基區外包裹一層N阱層形成載流子存儲層如圖2所示，對發射極空穴的抽取形成勢壘，使大量的非平衡載流子在發射極附近堆積，以提升元胞區發射極側的載流子濃度，如圖3所示，通過增強IGBT體內漂移區電導調制效應，來降低芯片體內導通電阻，在相同的電流下，IGBT芯片的導通壓降得以明顯降低。

圖2 DMOS+ U形元胞示意圖

圖3 注入增強型元胞載流子濃度

為了實現上述設計，采用了雙阱高溫推進、基-射自對準和抗應力側墻等工藝技術，將發射極從表面延伸到U形元胞P阱內部，降低了電阻b、空穴電流在b上形成的壓降和寄生NPN晶體管增益npn，顯著提高了寄生晶閘管的觸發閾值，抑制了高壓IGBT在高電流密度下動、靜態閂鎖效應的發生，從而提高了反偏安全工作區（Reverse Blocking Safe Operation Area, RBSOA）性能。

1.2 芯片縱向結構設計

芯片縱向結構設計是在選擇合適的襯底摻雜濃度的基礎上，重點考慮與之對應的緩沖層和集電極設計。緩沖層的引入能夠大幅度降低IGBT芯片厚度，在有效降低通態損耗的同時又降低開關損耗。緩沖層的設計在保證足夠的耐壓基礎上，要兼顧IGBT的關斷能力與短路電流耐量的協調。關斷過程要處理好基區載流子的快速抽取以及載流子抽取過程中避免觸發寄生PNPN晶閘管導通而使IGBT閂鎖?？昭ㄗ⑷胄视杉姌O區結構及緩沖層結構共同決定。

前面已經討論過降低背面集電極注入效率和PNP晶體管增益pnp可以提高IGBT的關斷能力，從而擴大IGBT的RBSOA。但從IGBT體內電場演變來看，短路時載流子在電場的作用下會形成電流集中，電場峰值從阻斷狀態下位于發射極區一側轉移到集電極區一側，此時提高背面空穴注入效率可以增加靠近集電極區域內的總載流子濃度，拉低電場峰值，從而提高短路能力[12]。

大尺寸芯片采用多重緩沖層結構，即在常規緩沖層和集電極區之間增加一個或多個薄緩沖層，如圖4所示，實現了空穴注入效率與電場調節的解耦，對導通損耗、關斷損耗、短路能力及開關特性軟度可獨立調控，在確保IGBT關斷能力的同時，降低芯片的功耗與邊緣漏電流，提高短路安全工作區性能。

圖4 增強型受控緩沖層

集電極結構設計方面，在芯片元胞區所對應的集電極區部分采用較高濃度摻雜，而與芯片終端區所對應的集電極區部分則采用較低濃度摻雜，如圖5所示，有效控制背面集電極區空穴注入效率，減少器件關斷時的少子抽取時間，從而改善芯片關斷時的拖尾電流，大大提高芯片的開關速度。

圖5 橫向變摻雜集電極

通過上述集電極變摻雜與多重緩沖層相結合的IGBT芯片縱向結構設計，結合芯片正面U形元胞及載流子存儲層設計，優化了體內載流子分布，通過載流子存儲層抬高了正面空穴濃度，通過集電極局部空穴注入控制技術降低了背面空穴濃度，通過多重緩沖層的設計優化了短路電流能力，從而協調了通態損耗、關斷損耗[13]與短路電流能力之間的矛盾，大大提高了元胞的魯棒性。

1.3 高可靠性終端結構設計

高壓IGBT芯片終端結構直接影響IGBT的耐壓能力和漏電性能。高溫下，由于終端界面態引起電荷集中，漏電急劇增加，導致IGBT耐壓能力與穩定性下降。高可靠性終端結構，一方面取決于邊緣終端設計，應盡可能降低邊緣電場強度；另一方面，要優化終端鈍化工藝，處理好終端界面電荷積累引起的漏電問題。

由于PN結彎曲或PN結終止處表面非理想因素的影響，反偏PN結擊穿電壓受限于表面附近或彎曲處局部電場，相對于體內平面結可能會提前出現擊穿現象，因此必須設計高可靠性終端結構，降低局部電場，提高表面擊穿電壓及電壓穩定性，使高壓IGBT芯片終端擊穿電壓接近于體內平面結的耐壓水平，確保IGBT芯片電壓穩定性及抗過電壓能力。

高壓IGBT導通時，終端區內存在大量的載流子；關斷時，這些載流子“涌向”終端區邊緣，造成電流局部聚集并發生動態雪崩，終端區邊緣的電場集中會進一步加劇雪崩發生和終端失效。4 500V大尺寸IGBT芯片采用兩級結終端擴展（Junction Termination Extension, JTE）設計，如圖6a所示。

為了進一步改善終端區的電場分布，在上述兩級結終端擴展的基礎上，引入P+總線結構，如圖6a所示。在導通時，P+總線對于發射極的電子注入相當于一個勢壘，能夠降低IGBT導通時的電子注入效率，從而減少終端區內的載流子濃度，降低關斷時終端區邊緣的局部電流密度；在關斷時，P+總線作為一個等電位環，為空穴提供快速抽取通道，進一步減輕了載流子局部聚集；通過P+總線環繞邊緣元胞并將其引出至芯片正面并與發射極金屬電極相連的設計，改善了芯片有效區邊緣的歐姆接觸和電場，確保芯片邊緣電勢均勻分布，抑制了終端區邊緣的動態雪崩，提升終端區的關斷電流能力。此外，通過P+總線覆蓋柵電極下方的設計，保護并防止柵極區下方區域在反向耐壓時的耗盡及反型，提高反向耐壓性能，并提高IGBT抗閂鎖能力。TCAD仿真結果顯示，終端結構在常溫下的雪崩電壓近5 100V，如圖6b所示。

P+總線與P環工藝同時完成，不會增加額外的工藝成本。邊緣終端鈍化選擇半絕緣含氧多晶硅（Semi-Insulating Polycrystalline Silicon, SIPOS）作為終端保護薄膜，通過對淀積溫度、氧含量等工藝參數的精確控制，實現了SIPOS結構中SiO2、無定形硅、多晶硅等多種微晶的均勻分布，提升了微晶間相互轉化的激活能，提高了SIPOS薄膜的穩定性，降低了界面電荷。4 500V IGBT芯片[14]在125℃的高溫漏電低至0.7mA，在2 800V電壓下的關斷電流為額定電流的6.75倍，證明4 500V高壓IGBT芯片不僅有非常穩定的邊緣終端，而且RBSOA能力也很強。

1.4 元胞動態均流設計

IGBT芯片通過元胞并聯來實現大電流容量，元胞間分布參數不均勻會導致開關同步問題，從而引起元胞之間不均流，影響其電流輸出能力。常規IGBT芯片[15]因多晶硅柵互連引入的RC網絡導致信號延遲，隨著元胞與芯片中心柵焊盤距離的增大，內部多晶硅電阻與互連電容增加，并聯IGBT元胞的互連延遲更大，會引起元胞開關不同步，尤其是在開關瞬態和短路工況，寄生電阻與電容是IGBT元胞之間電流不均衡的主要影響因素。

大尺寸芯片集成了更多元胞，元胞在芯片中的位置不同，制造工藝的不均勻性會造成元胞之間的不均勻性，元胞開關同步將面臨更大的技術挑戰。并聯元胞不均流主要是寄生電阻產生延遲導致的柵極驅動信號不同步和工藝不均勻引起的元胞之間的差異兩方面的因素造成的。為了壓縮常規并聯元胞之間柵極信號延遲、改善元胞開關同步和均流狀況，引入元胞柵電阻結構[16]，IGBT元胞柵電阻和低時延柵極互連結構如圖7所示。

圖7 IGBT元胞柵電阻和低時延柵極互連結構

利用硅化鈦與多晶硅工藝來實現元胞柵電阻結構，可以減小并聯元胞間的時間常數差異，改善開關一致性和元胞級均流。在降低芯片內部寄生的分布電阻方面，在原來只在母排上進行光刻與刻蝕以將多晶硅柵引出的基礎上，還在每個元胞的最外圍處設置光刻窗口，對多晶硅柵上的SiO2進行刻蝕，然后進行鈦化（TiSi）處理，再覆蓋一層氧化層，形成浮動電極，結合低電阻硅化鈦工藝，實現元胞柵極互連，確保了驅動信號同步；引入多晶硅元胞柵電阻，實現開關時間的精確控制，確保元胞開關過程中的均流，提高芯片最大關斷電流及短路電流的耐受能力。

采用低阻硅化鈦網絡實現元胞之間柵極信號互連，通過降低互連寄生電阻、減小柵極信號在每一個并聯元胞驅動信號延遲，從而確保每一個元胞開關信號同步；在每一個元胞柵極設計一個適當大小的多晶硅電阻，改善元胞動態均流、抑制電流電壓過沖及振蕩，元胞柵電阻對元胞均流的影響如圖8所示，從而提高整個IGBT芯片最大關斷電流及短路電流耐受能力[6]。

2 大尺寸IGBT芯片制造和封裝

2.1 大尺寸IGBT芯片工藝制造

基于8in高壓IGBT芯片生產線及其低溫緩沖層、基-射自對準和抗應力側墻、SIPOS鈍化為核心的IGBT成套工藝[17]，采用DMOS+U形元胞設計、雙面載流子協同控制技術，在21mm×21mm角柵IGBT芯片光刻掩膜基礎上，通過光刻拼版的方法[18]成功地完成了42mm×42mm中心柵極IGBT芯片的研制，光刻掩膜4×90°旋轉拼版效果如圖9所示。終端鈍化在常規SIPOS+聚酰亞銨（Polyimide, PI）的基礎上，增加紅膠保護，一方面進一步增強終端鈍化效果和邊緣爬電距離；另一方面紅膠固化后可以作為封裝上鉬片的定位圈，如圖10所示。此芯片的額定電壓和電流分別達到4 500V和600A。

圖9 光刻掩膜4×90°旋轉拼版效果

圖10 42mm×42mm IGBT芯片

2.2 大尺寸IGBT芯片封裝

大尺寸IGBT芯片，采用壓接封裝技術，完成4 500V/600A IGBT產品的試制，4 500V/600A大容量IGBT器件如圖11所示。其封裝部件示意圖及剖面結構如圖12所示。

圖11 4 500V/600A大容量IGBT器件

圖12 大尺寸IGBT單芯片壓接封裝結構

為了充分發揮大尺寸IGBT芯片的性能，可以將42mm×42mm芯片與同尺寸鉬片焊接在一起，以增強芯片的機械強度。另外，鑒于傳統焊料在運行過程中的疲勞會使焊層退化，增加焊層熱阻并使芯片結溫升高，從而影響芯片的使用壽命。低溫銀燒結技術[19]能夠較好地解決此問題，它利用鈉米或微米銀取代傳統焊料，在一定壓力和較低的溫度下實現IGBT芯片與陶瓷襯板或鉬片互連。與傳統焊料（SnAg3.5）相比，焊接溫度低、焊接強度高、焊層阻抗低[20]，SnAg3.5焊料與Ag燒結材料特性比較見表1。由于焊接溫度低，低溫銀燒結技術在大尺寸芯片互連方面具有更大優勢，不僅可以大大提高焊層的導熱、導電性能，而且可以降低異質材料因熱膨脹系數失配帶來的芯片形變和應力，均勻控制焊層的厚度，這對大尺寸芯片的封裝尤其是壓接封裝是至關重要的，可以明顯提升芯片的使用壽命。

表1 SnAg3.5焊料與Ag燒結材料特性比較

Tab.1 Comparison of properities between SnAg3.5 solder and silver sintering materials

3 大尺寸IGBT芯片測試結果和討論

利用壓接封裝好的大尺寸IGBT芯片（4 500V/ 600A），分別進行了靜態、動態、安全工作區和極限能力測試，并和國外同類型產品進行了性能上的對比。

3.1 靜態性能

大尺寸芯片在常溫和高溫下的靜態性能分別見表2、表3，Westcode相同容量壓接型器件產品T0600TB45A（4 500V/600A）[21]是由12個小IGBT芯片并聯封裝而成，其參數在此一并列出以便于比較。

表2 常溫（25℃）靜態測試

Tab.2 Static testing data under room temperature (25℃)

可以看出，和國外同類型產品相比，大尺寸IGBT芯片的飽和壓降（CEsat）在常溫和高溫下分別低0.29V（10%）和0.23V（6.2%）。柵極閾值電壓（GEth）相當，但大尺寸芯片的柵極-發射極間漏電流（GES）比國外同類產品要低一個數量級。值得一提的是，大尺寸芯片的集電極-發射機間漏電流（CES）比國外產品也要低近一個數量級，主要原因在于，和由多個小芯片并聯達到同等電流等級相比，大芯片的終端面積相比小芯片的終端面積之和大幅度減少，邊緣終端漏電流的貢獻大大減少，從而有效抑制了CES。對大尺寸芯片分別進行了常溫和125℃高溫測試，其雪崩擊穿電壓分別為5 075V和5 400V左右，在額定電壓（4 500V）下高溫漏電流低于0.5mA，說明大芯片邊緣終端設計和鈍化性能優良，耐壓穩定性好。

表3 高溫（125℃）靜態測試

Tab.3 Static testing data under high temperature (125℃)

3.2 動態性能

表4對比了大尺寸IGBT芯片和國外同類型產品的高溫動態性能。可以看出，大尺寸IGBT芯片的開通時間包括開通延遲時間（d(on)）和上升時間（r）都比國外同類型產品要低，而開通損耗（on）主要產生在這段時間，這也就解釋了為什么大尺寸芯片的on比國外產品要低0.83J（18%）。圖13展現了大尺寸IGBT芯片高溫下的開通波形動態。關斷波形動態如圖14所示。其中，Gon為開通電阻，Goff為關斷電阻，GE為柵電容?？紤]到大尺寸芯片的均流要求，芯片的軟開關特性有一定程度的增強，所以關斷波形中能看出有一定的拖尾電流，所以大尺寸芯片的關斷時間包括關斷延遲時間（d(off)）和下降時間（f）比同類型產品要長，但大尺寸芯片的關斷損耗卻相對低0.2J（7%），是因為在關斷過程中的過沖電壓很低，如圖14所示。這也意味著大尺寸芯片有更寬的安全工作區，確保對應過程中有足夠的電壓余量應對可能出現的未知電路異常。

表4 大尺寸IGBT高溫（125℃）動態參數測試數據

Tab.4 Dynamic testing data of large size IGBT under high temperature (125℃)

圖13 125℃下典型開通波形

圖14 125℃下典型關斷波形

3.3 安全工作區極限能力測試

大尺寸IGBT芯片同時還進行了RBSOA和短路安全工作區（Short Circuit Safe Operation Area, SCSOA）的極限能力測試。其測試電路原理分別如圖15和圖16所示。圖中，GG為柵電壓，g為柵電阻，FWD2為反并聯二極管，load為負載電感，s為寄生電感，bank為測試源電容，s為測試源電流。

圖15 RBSOA測試電路原理

圖16 SCSOA測試電路原理

圖17 大尺寸IGBT芯片125℃下關斷3.7倍額定電流

圖17顯示大尺寸IGBT芯片在125℃高溫，CE=3 400V條件下關斷3.7倍額定電流的波形。ABB半導體公司曾在文獻[22]里報道過40A/4 500V壓接型IGBT單芯片能夠在125℃高溫下CE=3 600V時關斷3倍額定電流，但在關斷過程中已發生動態雪崩并觸發了開關自鉗位效應（Switching Self Clamping Mode, SSCM），過沖峰值電壓達到近5 500V，所以關斷波形中出現了振蕩現象。而大尺寸芯片額定電流是ABB同類產品的15倍，在關斷3.7倍額定電流條件下過沖峰值電壓還不到4 000V。雖然ABB的CE要高200V，但大尺寸芯片的優勢還是很明顯的。

基于圖16所示的測試電路，大尺寸IGBT芯片順利通過GE=23V、CE=3 400V極限條件下9.5倍額定電流（短路峰值電流SCpeak=5 731A）高溫短路能力測試，具備非常優異的動態開關特性，波形如圖18所示。ABB小尺寸芯片（4 500V/40A）[22]通過常溫、GE=17.5V條件下10倍額定電流極限短路能力測試，但其關斷過沖電壓已經超過4 500V且CE曲線出現振蕩。而大尺寸芯片（4 500V/600A）過沖時電壓才3 800V左右，且曲線圓滑，沒有振蕩，顯示出非常堅強的魯棒性和動態均流能力，抗動態閂鎖能力也很強。

圖18 VGE=23V下短路測試波形（125℃）

4 結論

從應用層面講，增大IGBT芯片面積，提高單芯片電流容量，可以簡化芯片封裝結構，改善并聯芯片之間的均流狀況，進一步提高IGBT及其封裝器件功率密度與應用可靠性。

大尺寸IGBT芯片在應用層面可以減少芯片并聯數，但在芯片內部則需要大幅度提高并聯元胞集成度，面臨更加苛刻的大規模元胞開關同步與均流難題。作為大功率IGBT模塊功能單芯片化的一次嘗試，作者試圖通過微觀層面的技術創新優化IGBT宏觀應用層面的多芯片并聯問題。

本文基于U形元胞及其載流子存儲層設計、多重緩沖層結合橫向變摻雜集電極設計實現了正背兩面載流子注入的協同控制，高壓IGBT通態損耗、關斷能力與短路電流耐量得以同步優化，元胞魯棒性更強；通過元胞柵電阻及低阻硅化鈦互連網絡設計創新，實現了元胞之間的開關同步和電流均衡；依托先進8in IGBT芯片制造成套工藝、光刻拼版與多重曝光技術，完成了42mm×42mm芯片制造；通過壓接封裝技術，實現了IGBT芯片的雙面散熱、失效短路、低感互連和長期可靠工作。探索出一整套大尺寸IGBT芯片設計、制造與封裝技術。

通過對大尺寸4 500V/600A IGBT芯片進行系統的不同溫度下的靜、動態和安全工作區極限能力測試驗證，并和國外同類產品進行比較，顯示出大尺寸芯片元胞間的均流狀況得到了很好的調控，保證了單個大芯片提供大電流的能力，在通態損耗、關斷損耗與短路電流能力三者折中關系上明顯優于常規設計和國外同類產品。就單芯片性能對比來說，大尺寸4 500V/600A IGBT芯片在RBSOA和SCSOA極限能力上也優于國外小尺寸4 500V/40A壓接型IGBT芯片。

大尺寸IGBT芯片不僅適用于單芯片封裝，也適應多芯片焊接和壓接封裝，組成各種電路結構的IGBT器件；設計開發更大尺寸、更大功率容量的IGBT芯片，封裝結構將得到進一步簡化，功率密度和功率容量也有望得到進一步提高。

本文展示了大尺寸芯片實現常規設計10倍以上、近50萬個高壓IGBT元胞的集成，較好地解決了大規模集成元胞之間的開關同步與均流問題，且具備進一步提高元胞集成度、芯片電流容量的能力。顯示大尺寸芯片設計與制造技術對于提高單芯片電流、簡化大容量器件封裝結構具有光明的發展前景。

[1] 丁榮軍, 劉國友. 軌道交通用高壓IGBT技術特點及其發展趨勢[J]. 機車電傳動, 2014(1): 1-6.

Ding Rongjun, Liu Guoyou. Technical features and development trend of high-voltage IGBT for rail transit traction application[J]. Electric Drive for Locomotives, 2014(1): 1-6.

[2] 劉國友, 黃建偉, 覃榮震, 等. 智能電網用高功率密度1500A/3300V絕緣柵雙極晶體管模塊[J]. 中國電機工程學報, 2016, 36(10): 2784-2792.

Liu Guoyou, Huang Jianwei, Qin Rongzhen, et al. High power density 1500A/3300V insulated gate bipolar transistor module for smart grid application[J]. Proceedings of the CSEE, 2016, 36(10): 2784-2792.

[3] 劉國友, 羅海輝, 李群鋒, 等. 軌道交通用750A/ 6500V高功率密度IGBT模塊[J]. 機車電傳動, 2016(6): 21-26.

Liu Guoyou, Luo Haihui, Li Qunfeng, et al. 750A/ 6500V high power density IGBT module for rail transit application[J]. Electric Drive for Locomotives, 2016(6): 21-26.

[4] 汪波, 羅毅飛, 張爍, 等. IGBT極限功耗與熱失效機理分析[J]. 電工技術學報, 2016, 31(12): 135-141.

Wang Bo, Luo Yifei, Zhang Shuo, et al. Analysis of limiting power dissipation and thermal failure mechanism[J]. Transactions of China Electrotecnical Society, 2016, 31(12): 135-141.

[5] 劉國友, 竇澤春, 羅海輝, 等. 高功率密度3600A/ 4500V壓接型IGBT研制[J]. 中國電機工程學報, 2018, 38(16): 4855-4862.

Liu Guoyou, Dou Zechun, Luo Haihui, et al. Development of high power density 3600A/4500V press-pack IGBT[J]. Proceedings of the CSEE, 2018, 38(16): 4855-4862.

[6] 劉國友, 竇澤春, 羅海輝, 等. 壓接型IGBT均流設計研究[J]. 中國電力, 2019, 52(9): 20-29.

Liu Guoyou, Dou Zechun, Luo Haihui, et al. Current- sharing design of press-pack IGBT[J]. Electric Power, 2019, 52(9): 20-29.

[7] 周靜, 康升揚, 李輝, 等. 內部壓力不均對壓接式IGBT器件電熱特性的影響分析[J]. 電工技術學報, 2019, 34(16): 3408-3415.

Zhou Jing, Kang Shengyang, Li Hui, et al. Simulation of influence of unbalanced clamping force on electro- thermal characteristics of press-pack IGBT devices[J]. Transactions of China Electrotecnical Society, 2019, 34(16): 3408-3415.

[8] 唐新靈, 崔翔, 趙志斌, 等. 并聯IGBT芯片的等離子體抽取渡越時間振蕩機理及其特性分析[J]. 電工技術學報, 2018, 33(10): 254-264.

Tang Xinling, Cui Xiang, Zhao Zhibin, et al. Mecha- nism and characteristics of plasma extraction transit time oscillation of paralleled IGBT chips[J]. Transa- ctions of China Electrotecnical Society, 2018, 33(10): 254-264.

[9] 鄧二平, 趙志斌, 張朋, 等. 壓接型IGBT器件內部壓力分布[J]. 電工技術學報, 2017, 32(6): 201-208.

Deng Erping, Zhao Zhibin, Zhang Peng, et al. Clam- ping force distribution within press pack IGBTs[J]. Transactions of China Electrotecnical Society, 2017, 32(6): 201-208.

[10] Baliga B J. Fundamentals of power semiconductor devices[M]. New York: Springer US, 2008.

[11] 劉國友, 羅海輝, 張鴻鑫, 等. 基于全銅工藝的750A/ 6500V高性能IGBT模塊[J]. 電工技術學報, 2020, 35(21): 4501-4510.

Liu Guoyou, Luo Haihui, Zhang Hongxin, et al. High performance 750A/6500V IGBT module based on full-copper process[J]. Transactions of China Electro- technical Society, 2020, 35(21): 4501-4510.

[12] Chokhawala R S, Catt J, Kiraly L. Discussion on IGBT short-circuit behavior and fault protection schemes[J]. IEEE Transactions on Industry Appli- cations, 1995, 31(2): 256-263.

[13] Wang Hengyu, Su Ming, Sheng Kuang. Theoretical performance limit of the IGBT[J]. IEEE Transactions on Electron Devices, 2017, 64(10): 4184-4192.

[14] 張大華, 馬亮, 張中華, 等. 低導通損耗寬安全工作區4500V IGBT器件研制[J]. 大功率變流, 2017(5): 60-64.

Zhang Dahua, Ma Liang, Zhang Zhonghua, et al. Development of the 4500V IGBT device with low on- state loss and wide safe operation area[J]. High Power Converter Technology, 2017(5): 60-64.

[15] Long Hongyao, Sweet M R, Ngwendson Luther-King, et al. Current distribution analysis of insulated gate bipolar transistor cells[J]. Japanese Journal of Applied Physics, 2010, 49: 04DP14.

[16] 劉國友, 覃榮震, 黃建偉, 等. 一種功率半導體芯片柵電阻[P]. 中國, ZL201310259231.X.

[17] Liu Guoyou, Ding Rongjun, Luo Haihui. Deve- lopment of 8-inch key processes for insulated-gate bipolar[J]. Engineering, 2015, 1(3): 361-366.

[18] 程銀華, 劉國友, 王夢潔, 等. 一種功率半導體芯片, 該芯片的光刻版及其曝光方法[P]. 中國, ZL201710325616.X.

[19] Christian G. Low temperature sinter technology die attachment for power electronic applications[C]// Chartered Institute of Procurement & Supply, Nuremberg, 2010: 1-5.

[20] Krebs T, Duch S, Schmitt W, et al. A breakthrough in power electronics reliability- new die attach and wire bonding materials[C]//IEEE Electronic Components & Technology Conference, Las Vegas, 2013: 28-31.

[21] Westcode datasheet T0600TB45A[Z]. 2011: 1-7.

[22] Eicher S, Rahimo M, Tsyplakov E. 4.5kV press pack IGBT designed for ruggedness and reliability[C]// Conference Record of the 2004 IEEE Industry Applications Conference, 39th IAS Annual Meeting, Seattle, USA, 2004: 1534-1539.

Development of Large Size IGBT Chip with High Power Capacity of 4 500V/600A

1,21,31,31,3

（1. State key Laboratory of Advanced Power Semiconductor Devices Zhuzhou 412001 China 2. Zhuzhou CRRC Times Electric Co. Ltd Zhuzhou 412001 China 3. Zhuzhou CRRC Times Semiconductor Co. Ltd Zhuzhou 412001 China）

Increasing IGBT single-chip current capacity is essential for reducing the parallel number of packaged chips, simplifying the package architecture and improving the chip current sharing capability. According to the application requirements of high voltage, high current and high reliability for IGBT chips, this paper realized cell switching synchronization through robust cell design and its coordinated control, and solved the process manufacturing of large size chips through special photolithography technology. The single-chip press packaging was used to verify the design and performance of large size chips. A technical path for the design, manufacturing and verification of large size IGBT chips was explored. The world’s first 42mm×42mm large-size high-voltage IGBT chip with the power capacity of 4 500V/600A was developed. It has excellent dynamic and static characteristics, a wider safe operation area (SOA), and can significantly improve the packaging power density and reliability.

Large size IGBT chip, current capacity, current sharing, press pack

TN433

10.19595/j.cnki.1000-6753.tces.191758

2019-12-13

2020-02-20

劉國友 男，1966年生，教授級高工，研究方向為功率半導體及其應用。E-mail: liugy@csrzic.com（通信作者）

黃建偉 男，1962年生，教授級高工，研究方向為新型功率半導體器件。E-mail: huangjw@csrzic.com

（編輯 崔文靜）