低功耗IEPE傳感器數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

中國(guó)人民解放軍92236部隊(duì) 胡黎明

在實(shí)際應(yīng)用中，有關(guān)領(lǐng)域在設(shè)計(jì)IEPE傳感器數(shù)據(jù)采集系統(tǒng)的過(guò)程中所使用的傳感器，具有信號(hào)動(dòng)態(tài)范圍大的特點(diǎn)，同時(shí)幅值相對(duì)也比較高，因此并不適用于直接進(jìn)行數(shù)據(jù)的采集?；诖?，為了有效提升數(shù)據(jù)采集的實(shí)際精度，并全面降低功耗，本文設(shè)計(jì)了一種IEPE傳感器數(shù)據(jù)采集系統(tǒng)，可以很好的發(fā)揮出穩(wěn)定的系統(tǒng)性能。

在近些年的發(fā)展歷程中，有關(guān)領(lǐng)域所研發(fā)出的IEPE傳感器，其內(nèi)部結(jié)構(gòu)較為簡(jiǎn)單，同時(shí)動(dòng)態(tài)范圍也比較寬，特別是在靈敏度方面，有著較高的優(yōu)勢(shì)?，F(xiàn)階段，傳感器已經(jīng)被廣泛應(yīng)用到了航空航天、工業(yè)監(jiān)測(cè)以及橋梁建設(shè)等領(lǐng)域當(dāng)中，可以很好的實(shí)現(xiàn)對(duì)振動(dòng)沖擊的檢測(cè)與分析。

1 研究背景

當(dāng)下被廣泛使用的IEPE系統(tǒng)，其傳感器內(nèi)部的電荷放大部分，會(huì)導(dǎo)致輸出信號(hào)動(dòng)態(tài)范圍比較大，同時(shí)在采集數(shù)據(jù)的過(guò)程中，出現(xiàn)幅值比較高的情況，因此無(wú)法實(shí)現(xiàn)對(duì)數(shù)據(jù)的直接采集。在系統(tǒng)設(shè)計(jì)的過(guò)程中，為了全面的提升信號(hào)精度，就需要對(duì)程控的前端信號(hào)電路進(jìn)行合理設(shè)計(jì)，以此實(shí)現(xiàn)高精度的數(shù)模轉(zhuǎn)換電路。對(duì)于手持式設(shè)備或者一些便攜醫(yī)療儀器而言，在戶外長(zhǎng)時(shí)間使用的過(guò)程中，往往需要使用蓄電池供電，因此就需要設(shè)計(jì)一種低功耗且高精度的電源系統(tǒng)。但是，當(dāng)下市場(chǎng)上出現(xiàn)的數(shù)據(jù)采集系統(tǒng)，基本上都是由單片機(jī)為主的主控芯片，無(wú)法滿足系統(tǒng)對(duì)于數(shù)據(jù)處理整體速度的要求，加上系統(tǒng)對(duì)連續(xù)性方面的要求也越來(lái)越高，市場(chǎng)上的數(shù)據(jù)采集系統(tǒng)無(wú)法同時(shí)滿足高精度和低功耗兩方面要求。本文提出的設(shè)計(jì)理念，就是為了解決這樣的設(shè)計(jì)難點(diǎn)，采用了FPGA主控芯片，因其具備著更多的IO接口，在使用過(guò)程中系統(tǒng)的穩(wěn)定性也更高。

2 硬件電路設(shè)計(jì)

2.1 設(shè)計(jì)方案

在本文的設(shè)計(jì)方案中，基本上分為三個(gè)部分，分別為前端信號(hào)調(diào)理電路、模數(shù)轉(zhuǎn)換電路、電源電路等。在其設(shè)計(jì)的過(guò)程中，采用的是低功耗微型器件。首先需要接收由上位機(jī)下發(fā)的指令，實(shí)現(xiàn)對(duì)調(diào)理電路各個(gè)模塊的處理。伴隨著電路的增益，其低通濾波電路的截止頻率以及在AD上的采樣率都會(huì)在完成配置之后，將其接收到的模數(shù)信號(hào)全面轉(zhuǎn)換為數(shù)字信號(hào)，之后進(jìn)行相應(yīng)處理、存儲(chǔ)等，并可以在未來(lái)進(jìn)行下一步的數(shù)據(jù)上傳。

2.2 硬件設(shè)計(jì)

對(duì)電源電路進(jìn)行設(shè)計(jì)是實(shí)現(xiàn)本系統(tǒng)低功耗的關(guān)鍵步驟。本文的系統(tǒng)設(shè)計(jì)方案中，采用的是9V～15V的供電方式，需要基于FPGA主控電路以及前端調(diào)理電路。其中在FPGA以及主控電路的數(shù)模轉(zhuǎn)換電路的設(shè)計(jì)中，需要保障數(shù)字電壓為3.3V。而在前端調(diào)理電路的設(shè)計(jì)中，則需要控制供電電壓為3V，這樣就可以很好的保障模數(shù)轉(zhuǎn)換輸入端的電壓控制在5V的標(biāo)準(zhǔn)。在此設(shè)計(jì)中采用的是LT6660，這樣的設(shè)備有著較低的功耗，同時(shí)進(jìn)行較為微小的封裝即可。這樣設(shè)計(jì)的效果，會(huì)呈現(xiàn)出較小的外圍電路，并不需要輸入補(bǔ)償點(diǎn)，因此極大的降低了PC版的空間。而基于當(dāng)下電壓值的實(shí)際大小，可以較為靈活的對(duì)當(dāng)下的型號(hào)以及對(duì)輸入的電壓選項(xiàng)進(jìn)行合理的設(shè)計(jì)，這樣就形成了基于低功耗且小體積的設(shè)計(jì)方式，并合理的應(yīng)用到系統(tǒng)中。

2.3 前端信號(hào)調(diào)理

在前端調(diào)理電路的設(shè)計(jì)中，基本上涵蓋了幾個(gè)重要的模塊信息。首先，在恒流源的接口電路上，主要是為了與數(shù)據(jù)采集系統(tǒng)、IEPE傳感器進(jìn)行連接，因此其既可以為傳感器提供電力，同時(shí)也可以將傳感器當(dāng)中的模擬電壓值接入到采集系統(tǒng)當(dāng)中。衰減模塊的作用是將原本的振動(dòng)信號(hào)控制到10倍以下。在本文的設(shè)計(jì)中，其采用的是基于低功率雙路運(yùn)算放大器的設(shè)計(jì)方式，因此可以保障在整體系統(tǒng)的運(yùn)行中，可以提升電路信號(hào)方面的帶負(fù)荷能力。其次，在這樣的設(shè)計(jì)方式下，也可以很好的保障整體信號(hào)的穩(wěn)定性，特別方便之處是其并不需要改變輸入信號(hào)。在進(jìn)入到AD之前，還要加入精準(zhǔn)運(yùn)算的放大器，這樣就能構(gòu)成一個(gè)電壓跟隨模塊，以此實(shí)現(xiàn)與模塊轉(zhuǎn)換電路之間的阻抗匹配。

2.4 模數(shù)轉(zhuǎn)換電路

在模數(shù)轉(zhuǎn)換電路的設(shè)計(jì)中，采用的是16位高精度模數(shù)轉(zhuǎn)換器，同時(shí)使用了低功耗微型控制器。為了進(jìn)一步減少系統(tǒng)在運(yùn)行中的信號(hào)干擾，就需要提升AD利用的有效性，其中在輸入端位置可以加入一階無(wú)源低通RC濾波器；同時(shí)為了全面提升AD的精度，還可以參考輸入電壓的設(shè)計(jì)范圍，這樣就可以讓其滿足系統(tǒng)的運(yùn)行要求。在本系統(tǒng)的設(shè)計(jì)中，采用的是參考電壓為2.5V的設(shè)計(jì)方案，這樣可以極大的滿足本文的設(shè)計(jì)要求。圖1為模數(shù)轉(zhuǎn)換電路。

圖1 模數(shù)轉(zhuǎn)換電路

在手動(dòng)的模式下，其FPGA首先會(huì)通過(guò)SDI引腳配置，完成這個(gè)配置之后，就可以接收到來(lái)自EOC方面的信號(hào)反饋，進(jìn)而通過(guò)引腳的控制方式來(lái)完成AD的采樣率調(diào)整。完成了以上全部的設(shè)計(jì)之后，就可以很好的對(duì)轉(zhuǎn)換之后的數(shù)據(jù)信息進(jìn)行針對(duì)性的發(fā)送，實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的手動(dòng)控制操作。

2.5 系統(tǒng)設(shè)計(jì)結(jié)論分析

在本文的設(shè)計(jì)過(guò)程中，系統(tǒng)在放大倍數(shù)、截止頻率以及采樣率等方面都可以實(shí)現(xiàn)良好的可控效果，極大的提升了數(shù)據(jù)采集系統(tǒng)的靈活性，全面降低了硬件設(shè)計(jì)方面的成本投入，同時(shí)對(duì)于設(shè)計(jì)方案而言也較為可靠。

一方面，基于軟硬件相結(jié)合的設(shè)計(jì)方式，可以提升硬件系統(tǒng)與軟件系統(tǒng)的靈活性并提升數(shù)據(jù)的校準(zhǔn)能力；另一方面，在此設(shè)計(jì)過(guò)程中，本系統(tǒng)也具備低功耗的特征，使得其靜態(tài)功耗較低，極大的降低了系統(tǒng)運(yùn)行中的實(shí)際功率損耗。特別是對(duì)于這樣的系統(tǒng)類型而言，有著較低的體積，其不僅可以很好的適用于IEPE傳感器，同時(shí)也可以很好的滿足不同類型的傳感器數(shù)據(jù)采集方面的需求。

3 設(shè)計(jì)方案測(cè)試分析

3.1 電路測(cè)試

在FGGA的配置過(guò)程中，其模塊的實(shí)際增益效果提升了1倍。而在成孔濾波器的模塊使用中，其截止的頻率為40kHz，因此在進(jìn)行分析時(shí)就需要確保輸入信號(hào)調(diào)整幅值為4V，并保障測(cè)試時(shí)可以基于科學(xué)合理的信息內(nèi)容，進(jìn)行有針對(duì)性的調(diào)整。

在分析中發(fā)現(xiàn)，在本系統(tǒng)中的封裝LT3494可以持續(xù)性的為衰減模塊提供穩(wěn)定的電壓，運(yùn)行期間可以基于低靜態(tài)電流以及低輸出電壓紋波的相關(guān)性能，進(jìn)而降低系統(tǒng)中的靜態(tài)功耗，并全面提升數(shù)據(jù)采集的整體精確度。

3.2 電路系統(tǒng)功耗情況

實(shí)際設(shè)計(jì)時(shí)設(shè)計(jì)人員需要采用低功耗的方式，降低整體系統(tǒng)的功耗，因此需要開(kāi)展功耗方面的測(cè)試。電源的電路模塊、前端信號(hào)調(diào)理模塊以及在數(shù)模轉(zhuǎn)換的過(guò)程中，都需要對(duì)靜態(tài)功耗進(jìn)行測(cè)試，才可以發(fā)揮出良好的運(yùn)行效果。

3.3 精度試驗(yàn)

將AD的采樣率控制在最低200kHz的純度并配置手動(dòng)操作的模式，同時(shí)在前端調(diào)理電路中可以通過(guò)FPGA提升效果1倍以上；而在濾波器方面，會(huì)使得濾波器的介質(zhì)頻率為100Hz。為了保障在未來(lái)的測(cè)試過(guò)程中，能夠有針對(duì)性的對(duì)系統(tǒng)進(jìn)行有效處理，就需要確保在實(shí)際的測(cè)試過(guò)程中利用良好的設(shè)計(jì)方式實(shí)現(xiàn)對(duì)其數(shù)字量的全面轉(zhuǎn)換。

總結(jié)：綜上所述，本文所提出的系統(tǒng)設(shè)計(jì)方案中，從解決系統(tǒng)中的運(yùn)行效率、功耗消耗等角度出發(fā)，對(duì)當(dāng)下的實(shí)際運(yùn)行邏輯進(jìn)行了針對(duì)性的改進(jìn)，以此可以有效的滿足當(dāng)下系統(tǒng)的運(yùn)行要求，可以很好的利用其低功耗的促進(jìn)作用，進(jìn)而實(shí)現(xiàn)系統(tǒng)性能的全面提升。