半導(dǎo)體器件與集成電路的ESD防護(hù)技術(shù)研究與實(shí)現(xiàn)

吳貴陽

摘要：本次研究對(duì)半導(dǎo)體器件模式、主要測(cè)試方法加以芻議，對(duì)半導(dǎo)體器件、集成電路ESD防護(hù)技術(shù)的實(shí)現(xiàn)對(duì)策進(jìn)行探討，旨在為實(shí)現(xiàn)半導(dǎo)體器件、集成電路ESD防護(hù)技術(shù)實(shí)現(xiàn)奠定堅(jiān)實(shí)基礎(chǔ)。

關(guān)鍵詞：半導(dǎo)體器件;集成電路;ESD防護(hù)技術(shù)

當(dāng)前，半導(dǎo)體器件趨于輕薄化的方向發(fā)展，所以對(duì)于電子元器件的要求不斷提高，采用智能終端半導(dǎo)體器件，直接關(guān)系到整個(gè)系統(tǒng)運(yùn)行效果、安全，因而需要合理運(yùn)用半導(dǎo)體器件、集成電路ESD防護(hù)技術(shù)處理。

一、半導(dǎo)體器件模式、主要測(cè)試方法芻議

（一）ESD基本模式

對(duì)不同條件ESD事件評(píng)估，將ESD事件劃分成人體放電、機(jī)器放電、充電器件和電場(chǎng)感應(yīng)幾個(gè)模式。（1）人體放電模式HBM為帶電人體于接地器件靜電放電的模式，可在描述人體不同原因累積靜電電荷后，人體會(huì)在和半導(dǎo)體器件接觸的過程，致使所帶靜電電荷通過器件某引腳進(jìn)到器件的內(nèi)部。在此之后，通過接地引腳流出，為人體模式放電的基本過程。人體放電模型靜電放電時(shí)間比較短，會(huì)在短時(shí)間內(nèi)釋放較大電流，如此一來過大電流會(huì)將器件內(nèi)部半導(dǎo)體芯片燒毀。如果為民用器件靜電等級(jí)最大電流為1.25A，當(dāng)前比較常用人體放電模式，可以應(yīng)用100pF電容、1.5KΩ電阻，模擬人體器件放電等效電容、電阻情況[1]。（2）電場(chǎng)感應(yīng)模式FIM、充電器件模式，能模擬器件內(nèi)部積累電荷向外放電，該種模式能夠很好的模擬器件帶電原因，在器件通過電場(chǎng)的過程內(nèi)部，經(jīng)不同原因感應(yīng)電荷，部分正電荷/負(fù)電荷經(jīng)引腳釋放，器件離開電場(chǎng)后電荷能夠保留在器件的內(nèi)部，保持帶電狀態(tài)的同時(shí)器件、地間形成通路，此時(shí)電荷則會(huì)通過引腳所釋放。

（二）ESD主要測(cè)試方法

為促使出廠半導(dǎo)體器件具備抗靜電方面能力，器件在進(jìn)入市場(chǎng)前需進(jìn)行ESD測(cè)試，應(yīng)用器件因靜電放電帶電荷類型為正電荷/負(fù)電荷，因而無法保證沖擊方向的一致性，建議在器件靜電測(cè)試的過程對(duì)所有引出端口，作以各個(gè)方向靜電沖擊方面測(cè)試，（1）器件整體測(cè)試法，屬于傳統(tǒng)器件ESD能力評(píng)估的手段，器件靜電測(cè)試前應(yīng)對(duì)器件引出端口分組，器件全部輸入/輸出I/O端口為一組、器件電源端一組、器件接地端一組。分組后結(jié)合器件相關(guān)參數(shù)特性測(cè)試所有端口，部分器件測(cè)試端口I-V特性即可，同時(shí)做好器件ESD測(cè)試數(shù)據(jù)記錄工作[2]。在此之后，對(duì)所有端口正反方向靜電沖擊數(shù)次、端口參數(shù)測(cè)試，明確相關(guān)器件參數(shù)有無變化。需要注意事項(xiàng)：器件屬于整體若任何一個(gè)端口靜電沖擊未成功，均無法確保器件的功能。（2）器件單元測(cè)試法，可對(duì)ESD器件二次電流特性評(píng)估，客觀評(píng)判器件保護(hù)結(jié)構(gòu)ESD能力。借助TLP測(cè)試方法的作用，能夠減少ESD設(shè)計(jì)驗(yàn)證的時(shí)間，使用脈沖寬度50～200納秒短脈沖，對(duì)靜電保護(hù)結(jié)構(gòu)I-V測(cè)試，該種方法應(yīng)用阻抗恒定傳輸線、傳輸幅度恒定方波信號(hào)，輸入器件端口中并對(duì)器件I-V特性監(jiān)測(cè)。因I-V特性曲線可檢出器件觸發(fā)電壓、電流，所以能對(duì)器件關(guān)鍵參數(shù)監(jiān)測(cè)，并對(duì)器件制造工藝、抗靜電保護(hù)結(jié)構(gòu)設(shè)計(jì)開發(fā)等加以指導(dǎo)。這種方法為在晶圓片上施行，不需對(duì)器件封裝后ESD性能評(píng)估，就可以在開發(fā)階段較短時(shí)間內(nèi)完成測(cè)試，如此一來利于減少器件開發(fā)的時(shí)間，不足：TLP測(cè)試結(jié)果無法準(zhǔn)確反映器件抗靜電方面能力，需實(shí)行封裝處理后測(cè)試，以此提高測(cè)試結(jié)果的準(zhǔn)確性。

二、半導(dǎo)體器件、集成電路ESD防護(hù)技術(shù)的實(shí)現(xiàn)對(duì)策探討

（一）ESD防護(hù)現(xiàn)狀研究

靜電放電，應(yīng)對(duì)半導(dǎo)體器件危害認(rèn)識(shí)后，加強(qiáng)對(duì)器件靜電保護(hù)的研究，發(fā)現(xiàn)靜電保護(hù)、半導(dǎo)體工藝技術(shù)發(fā)展聯(lián)系緊密，半導(dǎo)體技術(shù)可朝著摩爾定律極限的方向發(fā)展，對(duì)相應(yīng)工藝ESD保護(hù)結(jié)構(gòu)提出了明確要求。與此同時(shí)，應(yīng)用以往容易加工產(chǎn)品因場(chǎng)合變化、要求提高，所以對(duì)于產(chǎn)品抗靜電能力的要求越來越多，為更好的適應(yīng)則應(yīng)對(duì)國內(nèi)、外半導(dǎo)體生產(chǎn)廠家、科研院所半導(dǎo)體ESD加以研究。

（二）ESD防護(hù)要點(diǎn)

首先，器件抗靜電能力無法達(dá)到相關(guān)標(biāo)準(zhǔn)，應(yīng)在基礎(chǔ)上增加靜電保護(hù)模塊，提供ESD電路通路，防止ESD放電的過程電流進(jìn)到器件/被保護(hù)電路內(nèi)部，可在器件I/O端口設(shè)置到電源/地的電流通道，使得電流通過這一通道流出，避免進(jìn)到器件內(nèi)部。器件I/O端口前布設(shè)低電壓箝位器，靜電脈沖高電壓進(jìn)到器件間會(huì)受到一定限制，無法規(guī)避發(fā)生保護(hù)器件內(nèi)部結(jié)構(gòu)受到高電壓沖擊影響的情況。ESD保護(hù)模塊應(yīng)對(duì)器件內(nèi)部結(jié)構(gòu)加以保護(hù)，能夠有效避免受到ESD沖擊。二極管因結(jié)構(gòu)簡單、參數(shù)易于控制，因此在ESD防護(hù)中被廣泛應(yīng)用，正反向特性有所差異，在ESD防護(hù)中的作用比較同樣存在一定區(qū)別，二極管正向?qū)妷?.7V，若為肖特基二極管約為0.3V，正向?qū)ǖ綄?dǎo)通電壓比較低，同時(shí)低暗流承受能力較強(qiáng)，故此保護(hù)結(jié)構(gòu)中多會(huì)使用正向二極管結(jié)構(gòu)對(duì)單元加以保護(hù)[3]。為實(shí)現(xiàn)合理箝位電壓的效果，建議將數(shù)個(gè)正向二極管串聯(lián)，電壓值為二極管正向電壓相加總和。和正向二極管低導(dǎo)通電壓、大電流能力進(jìn)行比較，二極管反向擊穿電壓非常高，多在8V左右且反向承受電流比較小。其次，雙極型器件可靠性設(shè)計(jì)的過程，ESD保護(hù)能使用Vces箝位，這一結(jié)構(gòu)應(yīng)用的為NPN集電結(jié)穿箝位正向ESD瞬變ESD電路，結(jié)構(gòu)擊穿電壓的同時(shí)能承受2kV HBM、200V MM ESD沖擊，雙極器件發(fā)射區(qū)面積能實(shí)行保護(hù)，便于提供更高級(jí)別的保護(hù)，過大版圖面積則易引入電容，對(duì)器件構(gòu)成不利的影響，因而在控制發(fā)射區(qū)面積時(shí)需確保器件ESD保護(hù)方面的能力。

結(jié)語：

半導(dǎo)體器件制造、測(cè)試、封裝等，均直接關(guān)系到電子產(chǎn)品的整體質(zhì)量，當(dāng)前靜電放電得到社會(huì)各界所關(guān)注，為確保器件的可靠性需對(duì)半導(dǎo)體器件、集成電路ESD防護(hù)技術(shù)深入研究。

參考文獻(xiàn)

[1]山東電子信息行業(yè)綜合服務(wù)平臺(tái)."芯思維—新動(dòng)能"發(fā)展論壇暨山東電子學(xué)會(huì)半導(dǎo)體器件與集成電路專委會(huì)換屆會(huì)議成功舉辦[J].信息技術(shù)與信息化，2018，000（008）：1-2.

[2]蘇慶，苗彬彬.LDMOS器件ESD保護(hù)能力的一種優(yōu)化結(jié)構(gòu)[J].集成電路應(yīng)用，2018，035（008）：41-44.

[3]肖家木，喬明，齊釗，etal.用于高壓ESD防護(hù)的高維持電流SCR器件[J].電子與封裝，2019，019（005）：45-48.