基于FPGA 高分辨率高幀頻CMOS 相機設計

殷紅 中海油天津化工研究設計院有限公司

隨著時代經濟的發展，中國的科學技術發展速度也在逐年提升，COMS 傳感器的性能指標也隨著集成電路設計技術的發展和相關工藝水平的提升取得了較大的進步，與現階段被廣泛應用的CCD 技術有了一爭之力。在高幀頻相機的研究過程中，相機的重量、成本和體積都是設計過程中要考慮的重點因素，COMS 技術作為輕量化相機的設計有著較大的應用空間和良好的發展趨勢，現在COMS 高幀頻相機在實際的設計過程中要面臨的問題除了工藝水平的進步和完善還有COMS 的時序設計。

一、系統設計

數碼相機上的COMS 一般指感光元器件,CMOS 有低驅動電壓的特性可以使產品比較省電，在使用的過程中由于COMS 面積可以制造得比較大，COMS 的缺點在于躁點比較顯著，但是如果在設計過程中采用高性能的圖像處理芯片可以改善這個問題。佳能系列的高端DC 就是COMS 在高端應用的例子。高幀頻COMS 相機在設計的過程中主要包括電源模塊、主控FPGA、FPGA 電路配置、緩存電路、通訊接口、LVDS 接口電路和COMS 圖像傳感器。在實際的使用國策還能夠中FPGA 通過通訊接口來控制CMOS 高幀頻相機進行工作，FPGA 接受CMOS 高幀頻相機的圖像數據進行處理，調整處理完畢后再進行緩存，然后將CMOS 圖像數據發往LVDS 接口電路，最后通過顯示系統對LVDS 數據進行轉換，對拍攝的圖像進行顯示。以上就是COMS 高幀頻相機的系統工作原理。

二、硬件設計

COMS 高幀頻相機的硬件設計一般由涼快PCB 板構成，其分別為焦平面板和控制處理板，在設計過程中一般會在傳感器上放置COMS 芯片或者其他器件，在控制面板社 放置電源電路，焦平面板和控制處理板的常見設計思路如下：

1.焦平面板

在設計過程中雖然會使用COMS 圖像傳感器，但是隨著技術的進步COMSIS 公司推出的圖像傳感器也有不同的型號，常用的大面陣圖像傳感器的像元尺寸一般為6.4 m*6.4 m，圖像輸出的格式一般為12bit 的Bayer 格式，在使用過程中全幀輸出可以高達30fps，其LVDS 數據通道可以達到480MHz 的高速。

2.控制處理板

因為使用環境的影響在主控設計的過程中會使用輕量化的電子學設計，同時在設計過程中一直進行降低能耗的研究。在COMS 高幀頻相機的設計過程中一般會通過選擇表貼器件和高密度微型度電連接起來達到輕量化和小型化的目標。為了降低在使用過程中的電路板的尺寸會在設計中選擇降低電路板連接器的數量，使用撓板連接控制處理板和焦平面板。例如在實際設計過程中一般使用150g 的撓板連接652mm 的COMS 焦平面板和100mm*80mm 的控制處理板。

三、FPGA 電路實現

將FPCA 電路在COMS 高幀頻相機的應用過程中其主要可以分為RS422 通訊模塊、系統控制模塊、SPI 控制模塊、LVDS 圖像輸出與校正模塊和圖像讀出模塊這5 個工作模塊，具體的應用方法如下所示：

1.通訊

在COMS 高幀頻相機的設計過程中“如何提高傳輸數據的準確性？”是主要的研究方向，在傳輸過程中產生的誤碼對后期的順利成像有較大的負面影響。本次設計中所使用的RS422 通訊模塊具有8倍波特率的采樣數據速度，在傳輸過程中每幀數據的傳輸頻率可以達到6250Hz，傳輸時間可以達到160 s。在傳輸過程中RS422 通訊模塊可以對串行數據進行實時監測，以此來降低 傳輸過程中誤碼傳輸的發生率。

2.系統控制

FPCA 一般在系統模塊中對COMS 發送時序指令，以此來對COMS 高幀頻相機的工作狀態進行控制。

3.SPI 控制

在運轉過程中CMV20000 一般會通過SPI 接口對內部寄存器進行控制，以此對COMS 工作模式的初始化操作進行控制，常見的控制命令有序偏置、增益、開創等等。FPCA 會在上電后輸出SPI 串行數據，以SPI 為配合裝置進行COMS 內部數據和寄存器的修改。在COMS 的使用過程中，一條完整的數據一般具有16 位，讀操作一般用首位的“0”來表示，寫操作一般用“1”表示，2-8 位的地址在使用過程中可以對所有的128 位寄存器進行定位，9-16 位置的數據可以根據實際的手冊設計完成所需要的配置。

4.LVDS 圖像輸出與校正模塊

COMS 因為在設計過程中使用CMV20000 的原因，在使用過程中輸出的LVDS 數據高達480Mbps,在設計中的重要設計內容是要對齊LVDS 數據通道和數據時鐘的相對位置，因為其對后期的成像質量有直接影響。在設計過程中沒有對齊LVDS 數據通道和

LVDS 數據時鐘的相對位置對后期成像質量有負面影響的同時還會提升誤碼的發生率，因此在設計過程中需要通過相應的訓練模式進行數據位的矯正，在采樣的過程中要以與數據眼圖的正中央對應為檢驗原則。在設計過程中數據寬度為12 位的COMS 不能直接采用自帶的ISERDES 模塊，因此要根據使用FPGAS 內部的IDELAY 對動態功能進行調整。在校正過程中要進行跳轉校正、位校正、字校正等多個環節校正，要根據實際的使用需求進行校正流程的設置，降低設計問題的同時提高COMS 高幀頻相機的使用效果。

5.圖像讀出模塊

經過校正后數九通道輸出的圖像數據不連續是正?，F象，在使用的過程中圖像數據需要在FPGA 儲存器中進行緩存，然后根據時序進行數據拼接，數據拼接后一般會在SDRAM 中緩存等待進一步的處理，處理成像后由顯示器進行顯示。

四、實際檢驗

在上述的設計過程中，通過對COMS 高幀頻相機的軟硬件調整設計，實現了FPGA 為核心的COMS 高幀頻設計，在實際的設計過程中預期的效果是其能夠完成對圖像數據的接收、緩存、拼接和發送功能。在本次設計中COMS 高幀頻相機的傳輸速度可以達到480Mbps，成像分辨率高達1520*3840，在使用過程中圖像可以通過傳輸接口傳輸到計算機成像。在實際檢驗的過程中會對其具體的成像效果進行檢驗。通過檢驗，本次設計實現了以FPGA 為核心的高分辨率COMS 高幀率相機的設計，而且成像后的分辨率有所提升，此次實驗方法值得進一步的實驗完善。

五、結束語

在本次研究過程主要研究FPGA 為核心的COMS 高幀頻相機的設計過程，在設計的過程中降低CDD 高幀頻相機的重量的同時提升傳輸速度，通過實際檢驗，在COMS 高幀頻相機的設計過程中使用FPDA 技術在提高系統集成度的同時可以提高成像的分辨率，FPGA 高分辨率高幀頻COMS 相機在未來有較大的發展空間。