一種用于高能離子注入機射頻加速的數(shù)字移相器設(shè)計

劉 輝，王新輝，楊 追，周志英

(1.長沙學(xué)院 電子信息與電氣工程學(xué)院，長沙 410022；2.湖南普奇地質(zhì)勘探設(shè)備研究院,長沙 410201)

0 引言

兆電子伏特(MeV)以上高能離子注入是微電子工藝中的一種重要的摻雜技術(shù)，在大規(guī)模集成電路制造中有著廣泛應(yīng)用，射頻(radio frequency)加速是實現(xiàn)離子束高能量的關(guān)鍵技術(shù)[1-2]。兆伏級高能離子注入一般采用線性雙腔結(jié)構(gòu)的射頻諧振加速，對離子束加速是用一系列雙腔結(jié)構(gòu)的射頻諧振腔進行加速，每個加速腔室均采用獨立的射頻功率電源系統(tǒng)，每個雙腔加速腔獨立控制，通過多級串聯(lián)加速，將離子束的能量提高至兆電子伏特以上。本文利用直接數(shù)字合成技術(shù)，設(shè)計了一種高精度和穩(wěn)定可靠的數(shù)字移相器，保證射頻功率電源時間相位正好與進入腔體的離子束同步，滿足MeV能量的離子注入機控制要求。

1 系統(tǒng)總體設(shè)計

本設(shè)計以STM32單片機作為微處理器，由主控計算機，通信接口電路，石英晶體振蕩器，時鐘分配芯片AD9510，直接數(shù)字式頻率合成器DDS(direct digital synthesizer)芯片AD9959，16路濾波放大電路和16路輸出通道組成，系統(tǒng)電路組成方框如圖1所示。

STM32處理器向DDS芯片的每一個輸出通道寫入輸出正弦信號頻率控制字、相位控制字和幅度控制字，各輸出通道寫入的相位控制字不同，輸出的正弦波形就會產(chǎn)生相位差，從而保證每個輸出通道正弦信號頻率和幅度一致且同步，而相位差精確可調(diào)。

時鐘分配芯片AD9510主要解決時鐘信號送到每一個DDS芯片上的時間同步問題，在多通道數(shù)字移相器印制電路板上，每個DDS芯片距離時鐘分配芯片AD9510的時鐘線長短不同，系統(tǒng)時鐘頻率是500 MHz，單個時鐘周期為2 ns。必須要考慮時鐘線長短不同而導(dǎo)致的相移，STM32處理器根據(jù)輸出時鐘到達(dá)各DDS芯片的不同時鐘線長度，向時鐘分配芯片AD9510每路輸出的寄存器寫入不同的值，產(chǎn)生多組不同延時的時鐘信號輸出，確保到達(dá)各DDS芯片輸入引腳的高頻工作時鐘邊沿對齊。

圖1 系統(tǒng)電路方框圖

如圖2所示，每個雙腔加速腔中，兩邊為電地極，中間電極為加速電極。離子源發(fā)出的連續(xù)正離子束，由射頻加速腔進行調(diào)制、壓縮，形成間斷的正離子束，從電地極和中間電極的孔隙中穿過，當(dāng)正離子束通過前腔時，如果中間電極上的電壓正好為負(fù)半周，進入的離子束被內(nèi)部電場加速。加速后的離子束經(jīng)過中間電極后，進入后腔，如果此時中間電極上電壓正好變?yōu)檎胫埽x子束就仍然被加速。由于離子束的能量不斷增加，速度越來越快，之后的加速腔中間電極的波形就要根據(jù)不同能量的離子束進行同步調(diào)整，使離子束進入該加速腔時正好是處于加速狀態(tài)。通過多級串聯(lián)，將離子能量加速至MeV以上。

圖2 相位控制原理框圖

中間電極通過同步調(diào)諧相位控制器與射頻電源連接，數(shù)字移相器的各輸出通道連接各同步調(diào)諧相位控制器。同步調(diào)諧相位控制器通過電壓探頭采集調(diào)諧筒內(nèi)電極上電壓信號送到相位檢測單元輸入端，并將由數(shù)字移相器某通道的輸出信號經(jīng)過功率放大電路放大后送到相位檢測單元參考端作為基準(zhǔn)同步信號，相位檢測單元根據(jù)基準(zhǔn)同步信號及調(diào)諧筒內(nèi)負(fù)載信號相位實時檢測值的差值產(chǎn)生一個直流信號，經(jīng)過一個放大器放大去調(diào)控一個壓控振蕩器，壓控振蕩器的輸出經(jīng)過二分頻后去控制射頻電源的同步端，最終使得射頻輸入與基準(zhǔn)同步信號一致并將輸出相位鎖定。

2 系統(tǒng)硬件設(shè)計

2.1 主控單元

主控單元選用STM32F405RGT6微處理器，是帶有FPU的ARM Cortex-M4內(nèi)核的32位高性能CPU，自適應(yīng)加速器，允許0等待狀態(tài)執(zhí)行。處理器頻率高達(dá)168 MHz，速度為210 DMIPS。高達(dá)192+4 Kbytes的SRAM和1 MB的Flash，且配有15個通信接口、136個快速I/O接口，具有處理速度快、功耗低和較強的控制能力。STM32F405RGT6微處理器負(fù)責(zé)移相器的控制，通過串行通信接口接收上位主控計算機發(fā)送的控制命令和參數(shù)設(shè)置；對AD9510芯片進行操控，控制AD9510芯片輸出四路不同延時的帶有驅(qū)動輸出的時鐘信號；對AD9959芯片進行操控，控制4個AD9959芯片輸出16通道不同相位、滿足多腔同步射頻加速的正弦信號。

2.2 AD9959芯片接口電路設(shè)計

AD9959芯片是美國ADI公司生產(chǎn)的一款高集成度高速頻率合成器，能產(chǎn)生 500 MHz的正弦波信號。該芯片內(nèi)部含有四路直接數(shù)字頻率合成(DDS)通道，每個通道有一個專門的32位頻率控制字，14位相位偏移控制字和一個10位輸出振幅控制字，各通道輸出信號頻率、相位、振幅都可以獨立編程。所有通道共用一個系統(tǒng)時鐘，可以執(zhí)行16級的頻率、相位和幅度調(diào)制[3]。

AD9959使用節(jié)省空間的56腳LFCSP封裝，接口電路如圖3所示，本設(shè)計中使用的主要引腳功能如下：

MASTER_RESET：高電平有效復(fù)位輸入引腳，將使AD9959內(nèi)部寄存器復(fù)位到缺省狀態(tài)；

PWR_DWN_CTL：外部電源掉電控制引腳；

DAC_RSET：輸入引腳，DAC設(shè)置參考電流，通過一個1.91 kΩ電阻接地；

I/O_UPDATE：輸入引腳，該腳的上升沿使I/O口緩沖中的數(shù)據(jù)送至激活的寄存器中，I/O_UPDATE信號應(yīng)與SYNC_CLK信號保持同步，并須滿足建立時間與保持時間的要求，以保證到DAC輸出的數(shù)據(jù)有固定的延遲管道；

SCLK：I/O操作的串行數(shù)據(jù)時鐘，數(shù)據(jù)位在SCLK的上升沿寫入數(shù)據(jù)，下降沿讀出；

SDIO_0：串行數(shù)據(jù)輸入和輸出引腳；

SDIO_1、SDIO_2：用于串行數(shù)據(jù)引腳或啟動輸出幅度的斜坡上升或下降；

SDIO_3：用于串行操作數(shù)據(jù)輸入輸出，也可用于控制DAC輸出幅度的斜率；在單位或者2位模式，此引腳用于SYNC_I/O。

CH0_IOUT ～CH3_IOUT：輸出通道，4個通道各有一個互補輸出端；

CS：片選串口使能信號端，低電平有效；

SYNC_IN：輸入引腳，可同步多片AD9959；

REF_CLK：參考時鐘或振蕩輸入端。

圖3 AD9959芯片接口電路圖

AD9959具有SPI串行通信接口，通過SDIO_0～SDIO_2、CS和SCLK等引腳實現(xiàn)與微處理器的通信。

2.3 AD9510芯片接口電路設(shè)計

高精度低抖動的時鐘源是整個系統(tǒng)得以實現(xiàn)的最基本保證。AD9510是美國模擬半導(dǎo)體公司推出的一款精確時鐘分配芯片，該款芯片通過SPI串行編程來控制輸出時鐘間的相位延遲，它提供多路輸出時鐘分配功能，低抖動、低相位噪聲時鐘分配，能夠極大地提升DDS芯片的時鐘性能[4-5]。

AD9510芯片接口電路如圖4所示。14、15腳CLK1和CLK2B接用戶輸入?yún)⒖紩r鐘頻率，16腳FUCTION接1 kΩ電阻接地，可以通過編程實現(xiàn)復(fù)位、同步和下拉。OUT0、OUT0B、OUT1、OUT1B、OUT2、OUT2B和OUT3、OUT3B輸出4路獨立時鐘，為高速4片DDS芯片提供時鐘信號，SCLK、SDIO、SDO和CSB作為與STM32處理器的串行通信接口。STM32微控制器通過SPI接口(serial peripheral interface)對AD9510芯片所有內(nèi)部寄存器狀態(tài)進行讀寫，設(shè)置AD9510芯片滿足系統(tǒng)時鐘需求。

圖4 AD9510芯片接口電路圖

2.4 濾波放大電路設(shè)計

圖5是濾波放大電路原理圖，AD9959芯片的DDS通道由數(shù)模轉(zhuǎn)換器輸出模擬信號，濾波器電路將其平滑為連續(xù)的正弦波形，經(jīng)過射頻耦合變壓器輸出給U20運算放大器電路進行放大，通過輸出通道輸出所需要峰-峰值10 V的正弦信號。

圖5 濾波放大電路圖

3 系統(tǒng)軟件設(shè)計

3.1 主程序設(shè)計

軟件設(shè)計主要包括STM32微處理器程序設(shè)計以及主控計算機程序設(shè)計。主控計算機采用VB語言編寫人機交互界面。STM32微處理器程序采用C語言編寫，其程序流程如圖6所示。首先對STM32微處理器的時鐘和I/O口配置，然后對AD9510芯片相關(guān)寄存器進行配置和參數(shù)設(shè)置，再對AD9959芯片進行初始化。

圖6 主程序流程圖

當(dāng)向AD9959不同的通道寫入相同的頻率字、不同的相位字時，AD9959 輸出相同頻率、具有一定相位差的正弦信號。主程序運行過程中循環(huán)檢測各調(diào)諧負(fù)載信號的相位值，計算與數(shù)字移相器通道各輸出的基準(zhǔn)同步信號之間的相位差，自動調(diào)節(jié)射頻電源的同步端，控制射頻電源的輸出相位與基準(zhǔn)同步信號相位完全一致。

3.2 AD9959初始設(shè)置程序

通過STM32微處理器的SPI接口來對AD9959芯片進行初始設(shè)置，先初始化各個寄存器、數(shù)據(jù)寄存器，再進行串口傳輸模式、初始頻率輸出設(shè)置、工作模式等，然后選擇DDS通道，分別向其中寫入頻率控制字、相位控制字和幅值控制字，再后發(fā)送I/O_UPDATE信號，所有通道輸出所設(shè)置頻率及相位的正弦信號[6-7]。流程圖如圖7所示。

圖7 AD9959初始化流程圖

本移相器要求輸出的正弦波為13.56 MHz固定頻率的連續(xù)信號，所以設(shè)置AD9959為單頻模式。單頻模式下，只需將頻率控制字 FTW，相位偏移字POW 以及幅度控制字ASF 分別寫入AD9959各通道的寄存器 CFTW0、 CPOW0和ACR中。每個DDS通道輸出的信號頻率是頻率調(diào)諧字FTW和系統(tǒng)時鐘頻率fs的函數(shù)，計算公式是：fout=(FTW*fs)/232，設(shè)AD9959芯片的主頻fs為500 MHz，可以計算出頻率控制字FTW=6F15619H，使用串行I/O口，發(fā)送各通道所需要的頻率控制字到I/O Buffer。在所有通道設(shè)置完畢后，發(fā)送 IO＿UPDATA信號，將I/O Buffer中的數(shù)據(jù)傳送到內(nèi)部寄存器即可輸出多路同步信號。

3.3 AD9510初始設(shè)置程序

A9510芯片的時鐘分配模塊提供八路相互獨立的輸出，四路LVPECL(low voltage positive emitter coupled logic)電平輸出和四路LVDS(low voltage differential signaling)或CMOS(complementary metal oxide semiconductor)輸出，分配由8個可編程的分頻器對應(yīng)控制，可對每路輸出頻率取1～32整數(shù)倍分頻，還可以通過各分頻器改變每路輸出脈沖頻率占空比和相位偏移。相位偏移功能用于實現(xiàn)時序粗調(diào)。某些輸出還提供可編程延遲特性，通過一個5位字進行編程，提供32個可用的延遲時間，最長延遲時間10 ns。本設(shè)計中使用AD9510產(chǎn)生四路100 MHz的LVPECL電平時鐘給四路DDS芯片作為輸入時鐘。

4 測試結(jié)果與分析

在確定了數(shù)字移相器硬件結(jié)構(gòu)后，搭建了硬件實驗電路，并通過軟件編程、系統(tǒng)調(diào)試后，使用示波器、頻譜分析儀等設(shè)備分別對數(shù)字移相器輸出的單通道正弦信號的頻率精度、兩通道正弦信號相位差精度進行了測量，測試結(jié)果如表 1、表 2 所示。

表2 兩通道正弦信號相位差測試結(jié)果

由表1可知該數(shù)字移相器產(chǎn)生頻率范圍0～100 MHz的單通道正弦信號，分辨率能夠達(dá)到0.02 Hz；由表2可知，該移相器能夠完成任意兩路之間的相位差調(diào)節(jié)和設(shè)置，輸出信號相位值精度高，分辨率達(dá)到0.025°。

5 結(jié)束語

本文針對高能離子注入機多腔射頻加速同步加速控制這一問題，設(shè)計了一種基于STM32F405RGT6微處理器和AD9959DDS芯片的多通道數(shù)字移相器，介紹了系統(tǒng)組成、工作原理及硬、軟件開發(fā)設(shè)計。測試結(jié)果表明：該數(shù)字移相器結(jié)構(gòu)簡單，輸出信號頻率范圍廣、穩(wěn)定度高、頻率和相位分辨率高，各通道正弦信號的頻率、幅度和相位等指標(biāo)都可以獨立調(diào)整。作為同步參考信號發(fā)生器用于控制多級串聯(lián)雙腔射頻加速高能離子注入機的同步加速，能夠滿足射頻電源的時間相位控制要求，可以實現(xiàn)離子能量連續(xù)加速至兆電子伏特(MeV)級以上，在實際工程應(yīng)用中具有很好的前景，將對射頻加速高能離子注入機的國產(chǎn)化產(chǎn)生重大助推作用。