數(shù)字模擬混合集成電路設(shè)計(jì)分析

余昌皇

（凱里學(xué)院，貴州 凱里 556011）

0 引 言

我國(guó)集成電路設(shè)計(jì)水平與制造水平之間還存在不小的差距。目前，我國(guó)已經(jīng)能夠制造出超大型集成電路制造設(shè)備，掌握了14 nm級(jí)完整產(chǎn)品工藝，達(dá)到了國(guó)際先進(jìn)水平。但是，在集成電路設(shè)計(jì)方面依然停留在0.10 μm[1]。模擬集成電路發(fā)展明顯滯后于數(shù)字集成電路，兩者的技術(shù)水平差距加大。因此，必須努力提高模擬集成電路設(shè)計(jì)水平，進(jìn)一步發(fā)展我國(guó)數(shù)字模擬混合電路技術(shù)。數(shù)字模擬混合集成電路設(shè)計(jì)難度非常大，其設(shè)計(jì)過(guò)程主要包括數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)。當(dāng)設(shè)計(jì)數(shù)字和模擬混合電路時(shí)，將執(zhí)行單獨(dú)的設(shè)計(jì)流程以檢查相關(guān)設(shè)備的適用性。

1 集成電路設(shè)計(jì)抽象層次

在設(shè)計(jì)集成電路時(shí)，基于設(shè)計(jì)和仿真，考慮可分為“自上而下”的抽象級(jí)別。

（1）系統(tǒng)級(jí)別。此抽象級(jí)別用于仿真和驗(yàn)證系統(tǒng)或設(shè)計(jì)的基本概念，以確定特定結(jié)構(gòu)的實(shí)現(xiàn)標(biāo)準(zhǔn)。

（2）RTL級(jí)。通過(guò)總線、控制電路、寄存器以及組合電路等描述電路功能，包括純邏輯描述和結(jié)構(gòu)描述[2]。純邏輯描述適用范圍廣，常用于電路通用設(shè)計(jì)，而結(jié)構(gòu)描述常用于電路關(guān)鍵設(shè)計(jì)。

（3）門(mén)級(jí)。通過(guò)邏輯門(mén)結(jié)構(gòu)化連接描述電路的布爾功能關(guān)系，如NAND、NOR、NOR、AND、OR和XOR[3]。

（4）開(kāi)關(guān)級(jí)。描述晶體管之間的連接，用于驗(yàn)證電路信號(hào)路徑時(shí)序信息。

2 數(shù)字模擬混合集成電路設(shè)計(jì)思路

在集成電路的設(shè)計(jì)和制造技術(shù)邁入納米時(shí)代后，原始的模擬電路和數(shù)字電路的設(shè)計(jì)思想和過(guò)程不再適用。傳統(tǒng)的模擬電路設(shè)計(jì)使用自下而上的設(shè)計(jì)思想，而數(shù)字電路設(shè)計(jì)則使用自上而下的設(shè)計(jì)思想。模擬信號(hào)的基本切換基于晶體管級(jí)的仿真，而數(shù)字信號(hào)切換模塊則基于行為級(jí)的表示[4]。為模擬電路設(shè)計(jì)的模塊由電路圖控制，而為數(shù)字電路設(shè)計(jì)的模塊由硬件語(yǔ)言（HDL語(yǔ)言）控制。為了討論數(shù)字模擬混合電路設(shè)計(jì)方法，必須使用新的設(shè)計(jì)概念、新的設(shè)計(jì)流程和系統(tǒng)設(shè)計(jì)方法。當(dāng)設(shè)計(jì)和制造數(shù)字模擬混合信號(hào)集成電路時(shí)，模擬部分和數(shù)字部分在同一基板上完成。從模擬部分到數(shù)字部分的通信、從數(shù)字部分到模擬部分的通信，是通過(guò)各種數(shù)字/模擬信號(hào)轉(zhuǎn)換接口完成的。數(shù)字模擬混合信號(hào)電路結(jié)構(gòu)如圖1所示。

圖1 數(shù)字模擬混合信號(hào)電路結(jié)構(gòu)

理想的數(shù)字模擬混合電路結(jié)構(gòu)設(shè)計(jì)過(guò)程，應(yīng)該是在相同的仿真環(huán)境中集成模擬和數(shù)字算法，由仿真器接管每個(gè)電路的描述。混合信號(hào)仿真器的主要任務(wù)之一是同步兩種截然不同的算法，以便在轉(zhuǎn)換兩種算法時(shí)信號(hào)不會(huì)引起任何錯(cuò)誤。當(dāng)數(shù)字仿真器通過(guò)事件驅(qū)動(dòng)時(shí)，模擬仿真器采用動(dòng)態(tài)時(shí)間步長(zhǎng)控制。創(chuàng)建混合信號(hào)的原理圖后，將生成分層的網(wǎng)表文件，并最終在配置的仿真環(huán)境中完成驗(yàn)證。模擬電路模型和數(shù)字電路模型之間的巨大差異，使得數(shù)據(jù)格式設(shè)備建立統(tǒng)一的模型庫(kù)受到了成本、技術(shù)和制造商壁壘的限制，目前僅限于理論研究。現(xiàn)有的用于模擬和數(shù)字混合信號(hào)仿真模擬和數(shù)字驗(yàn)證的平臺(tái)都以幀耦合的形式實(shí)現(xiàn)[5]。每個(gè)領(lǐng)先的EDA制造商都使用不同的同步機(jī)制將先前介紹的模擬電路仿真器和數(shù)字電路仿真器集成到同一個(gè)仿真環(huán)境中。為了確保兩者之間的數(shù)據(jù)交換，模型和數(shù)據(jù)存儲(chǔ)在一個(gè)公用數(shù)據(jù)庫(kù)中。框架管理器的進(jìn)程用于管理數(shù)據(jù)庫(kù)訪問(wèn)。

3 電路設(shè)計(jì)流程

3.1 模擬電路設(shè)計(jì)流程

與數(shù)字集成電路相比，模擬集成電路的系統(tǒng)配置和技術(shù)量之間差異較大，并且整個(gè)設(shè)計(jì)過(guò)程很大程度上取決于設(shè)計(jì)人員。在設(shè)計(jì)模擬電路時(shí)，電路參數(shù)的實(shí)現(xiàn)是關(guān)鍵。因此，設(shè)計(jì)人員必須精確定義模擬電路主電路和分電路的功能，同時(shí)合理控制信噪比、時(shí)序等關(guān)鍵參數(shù)范圍。由于我國(guó)目前還沒(méi)有完善的電路設(shè)計(jì)軟件，大多數(shù)電路設(shè)計(jì)工作仍需要設(shè)計(jì)人員手動(dòng)完成。在設(shè)計(jì)模擬電路時(shí)，必須結(jié)合仿真結(jié)果調(diào)節(jié)相關(guān)參數(shù)，目的是提高電路系統(tǒng)的穩(wěn)定性。若仿真結(jié)果能夠滿(mǎn)足要求，可以繼續(xù)進(jìn)行后續(xù)設(shè)計(jì)。電路參數(shù)選擇與電路設(shè)計(jì)和仿真結(jié)果直接相關(guān)。完成設(shè)計(jì)和仿真后不能直接交付制造商，還需要?jiǎng)?chuàng)建電路幾何圖形，通過(guò)圖形語(yǔ)言描述電路結(jié)構(gòu)，驗(yàn)證的目的是確定實(shí)際設(shè)計(jì)是否與電路圖匹配。進(jìn)行物理驗(yàn)證時(shí)，必須根據(jù)指定的設(shè)計(jì)規(guī)則檢查電路版圖和電路設(shè)計(jì)是否匹配。模擬集成電路設(shè)計(jì)和寄生參數(shù)的選擇息息相關(guān)，即使仿真前電路設(shè)計(jì)符合要求，仿真結(jié)果也往往不能滿(mǎn)足要求。這種情況下需要調(diào)整參數(shù)，甚至需要調(diào)整電路基本結(jié)構(gòu)。如果電路性能要求很高，還必須多次仿真測(cè)試整個(gè)電路結(jié)構(gòu)，直到仿真結(jié)果符合要求才能停止仿真測(cè)試，從而有效保障電路設(shè)計(jì)的合理性。

3.2 數(shù)字電路設(shè)計(jì)流程

電子設(shè)計(jì)自動(dòng)化EDA工具是設(shè)計(jì)數(shù)字電路不可缺少的工具。大多數(shù)數(shù)字電路設(shè)計(jì)都是半自動(dòng)化的。系統(tǒng)級(jí)設(shè)計(jì)通常基于系統(tǒng)架構(gòu)，必須將系統(tǒng)劃分為不同的模塊，且必須仔細(xì)設(shè)計(jì)總體時(shí)序。經(jīng)常出現(xiàn)在系統(tǒng)結(jié)構(gòu)設(shè)計(jì)中的框圖并不復(fù)雜，但是如果設(shè)計(jì)規(guī)模很大，則應(yīng)對(duì)其行為建模，再通過(guò)仿真檢查電路設(shè)計(jì)合理性。利用硬件描述語(yǔ)言，如Verilog、VHDL處理電路模塊的過(guò)程屬于RTL抽象層次設(shè)計(jì)。為了識(shí)別代碼可以合成，必須在電路設(shè)計(jì)中考慮硬件的可行性。設(shè)計(jì)和仿真可以確保RTL描述功能不存在時(shí)序和邏輯問(wèn)題，將門(mén)延遲添加到RTL電平仿真中實(shí)現(xiàn)門(mén)級(jí)仿真。具體含義是參考集成電路的布局，并再次仿真電路中的延遲信息，根據(jù)約束文件中的限制事項(xiàng)，將在RTL級(jí)別描述的代碼映射到在門(mén)級(jí)別的網(wǎng)表（稱(chēng)為合成）。只有在約束文件中記錄正確的芯片工況和設(shè)計(jì)標(biāo)準(zhǔn)，才能得到合成結(jié)果。合成時(shí)，依據(jù)連線負(fù)載模型求得標(biāo)準(zhǔn)單位延遲。完成上述步驟后，可以在門(mén)級(jí)網(wǎng)表上進(jìn)行自動(dòng)布線，即在滿(mǎn)足目標(biāo)函數(shù)的前提下將模塊合理分布于芯片上，目的是輕松將邏輯設(shè)計(jì)轉(zhuǎn)換為物理設(shè)計(jì)。布局和布線時(shí)有必要使芯片的面積盡可能小，同時(shí)縮短布線的總長(zhǎng)度，以確保最佳的電氣性能。

3.3 數(shù)字模擬混合電路設(shè)計(jì)流程

在設(shè)計(jì)數(shù)字模擬混合電路時(shí)，有其對(duì)應(yīng)的電路仿真和物理設(shè)計(jì)的獨(dú)立流程，如圖2所示，

圖2 數(shù)字模擬混合集成電路設(shè)計(jì)流程

3.3.1 數(shù)字模擬混合電路仿真

根據(jù)電路設(shè)計(jì)抽象層次的不同，數(shù)字模擬混合電路仿真必須能夠在整個(gè)設(shè)計(jì)過(guò)程中仿真所有抽象層次的電路結(jié)構(gòu)。如提到的數(shù)字集成電路、模擬集成電路的設(shè)計(jì)流程，數(shù)字電路已經(jīng)在系統(tǒng)級(jí)、RTL級(jí)、門(mén)級(jí)和開(kāi)關(guān)晶體管級(jí)實(shí)現(xiàn)了仿真。但是，由于模擬集成電路設(shè)計(jì)技術(shù)相對(duì)落后，所用設(shè)計(jì)工具有待提升性能，設(shè)計(jì)的模擬電路系統(tǒng)兼容性遠(yuǎn)不如數(shù)字集成電路。模擬集成電路設(shè)計(jì)仿真基本上是在電路基本元素抽象層次上進(jìn)行的。當(dāng)前，數(shù)字模擬混合電路仿真方案是在各個(gè)抽象層次上分別仿真數(shù)字電路和模擬電路，通過(guò)同步信號(hào)轉(zhuǎn)換機(jī)制，綜合兩種電路的仿真結(jié)果。數(shù)字模擬混合電路仿真效率和結(jié)果準(zhǔn)確度由模擬電路仿真決定。

3.3.2 數(shù)字模擬混合電路物理設(shè)計(jì)

模擬電路設(shè)計(jì)需要較多的人工設(shè)計(jì)，而數(shù)字電路布局實(shí)現(xiàn)了全自動(dòng)化。因此，數(shù)字模擬混合集成電路的物理設(shè)計(jì)應(yīng)該將模擬電路布局用于數(shù)字電路模塊，提取其中的物理信息，以便用于數(shù)字電路設(shè)計(jì)。通過(guò)電路設(shè)計(jì)自動(dòng)化工具，可以在布局、布線過(guò)程中精確布局模擬電路模塊。最后，根據(jù)數(shù)字電路的后端處理，完成整個(gè)數(shù)模混合電路布局設(shè)計(jì)和物理驗(yàn)證，使數(shù)字模擬混合電路設(shè)計(jì)與物理實(shí)現(xiàn)吻合。在設(shè)計(jì)數(shù)模混合電路物理結(jié)構(gòu)時(shí)，可以采用以下方法設(shè)計(jì)模擬電路模塊布局。模擬電路模塊往往位于數(shù)字模擬混合芯片邊角，布局應(yīng)盡量接近I/O引腳，目的是使布線最短。如果模擬電路模塊產(chǎn)生大量噪聲，則應(yīng)對(duì)其進(jìn)行隔離處理，布局時(shí)運(yùn)用多層保護(hù)環(huán)。在布局電路模塊時(shí)，要盡量遠(yuǎn)離芯片上的其他敏感電路。如果模擬模塊是相對(duì)敏感的電路，則應(yīng)使其遠(yuǎn)離其他噪聲源。對(duì)于功耗較高的模擬電路模塊，應(yīng)該將其布局在電源附近，避免多邊形或標(biāo)準(zhǔn)單位區(qū)域狹長(zhǎng)，否則會(huì)降低芯片布通率。

4 數(shù)字模擬控制芯片電路設(shè)計(jì)

4.1 微波爐控制芯片電路結(jié)構(gòu)

微波爐控制芯片電路結(jié)構(gòu)如圖3所示。

圖3 微波爐控制芯片結(jié)構(gòu)

該控制芯片電路通過(guò)混合使用數(shù)字集成電路和模擬集成電路的方式實(shí)現(xiàn)。數(shù)字電路部分包括控制何分頻兩大模塊。模擬電路部分包括上電復(fù)位模塊和RC振蕩模塊。RC振蕩電路與外部網(wǎng)絡(luò)共同形成振蕩信號(hào)，為芯片提供系統(tǒng)時(shí)鐘。上電復(fù)位模塊用于監(jiān)控RC振蕩模塊，并根據(jù)監(jiān)控反饋結(jié)果發(fā)送或釋放復(fù)位信號(hào)。芯片通過(guò)分頻系統(tǒng)時(shí)鐘和按鍵輸入控制邏輯電路，實(shí)現(xiàn)RC網(wǎng)絡(luò)連接控制和繼電器加熱電路定時(shí)功能。

4.2 微波爐控制芯片電路圖

微波爐控制芯片電路如圖4所示。

圖4 微波爐芯片電路

該芯片電路能夠控制繼電器加熱電路時(shí)序，通過(guò)調(diào)整外部RC網(wǎng)絡(luò)控制微波爐的運(yùn)行時(shí)間。控制芯片的電源由220 V市電經(jīng)過(guò)分壓、整形、濾波后提供。

4.3 微波爐控制芯片數(shù)字電路自動(dòng)化設(shè)計(jì)

微波爐控制芯片的數(shù)字模塊由分頻和控制模塊組成，因此整個(gè)數(shù)字部分主要分為兩個(gè)數(shù)據(jù)通道。分頻功能模塊由分頻器電路、3分頻器和5分頻電路組成。因此，模塊對(duì)RC振蕩電路時(shí)鐘信號(hào)進(jìn)行分頻，再利用組合電路輸出CTRL信號(hào)。CTRL信號(hào)以高電平“1”開(kāi)啟運(yùn)行，延遲30 s降低到低電平“0”。控制功能模塊由兩個(gè)數(shù)據(jù)通道組成，數(shù)據(jù)通道由串聯(lián)的觸發(fā)器何組合電路構(gòu)成。觸發(fā)器以分頻RC作為采樣時(shí)鐘，分頻次數(shù)和按鍵靈敏度直接相關(guān)。

5 結(jié) 論

隨著微電子技術(shù)的不斷進(jìn)步，集成電路設(shè)計(jì)中的器件結(jié)構(gòu)尺寸越來(lái)越小，改進(jìn)數(shù)字模擬混合信號(hào)集成電路設(shè)計(jì)技術(shù)將帶來(lái)新的增長(zhǎng)空間。通過(guò)研究數(shù)字模擬混合信號(hào)集成電路設(shè)計(jì)技術(shù)，可以為數(shù)字模擬混合集成電路的自動(dòng)設(shè)計(jì)技術(shù)和集成設(shè)計(jì)方法的研究提供參考，從而促進(jìn)我國(guó)集成電路設(shè)計(jì)技術(shù)的進(jìn)步。