基于TCAD的氧化工藝參數(shù)影響分析

張照鋒 董海青

摘 要：隨著集成電路工藝的不斷發(fā)展，特征尺寸越來越小，工藝對器件參數(shù)的影響越來越明顯。該文通過TCAD工具模擬集成電路氧化工藝的過程，然后分別改變氧化的工藝參數(shù)，分析氧化工藝參數(shù)對氧化結(jié)果的影響，進(jìn)而在器件設(shè)計(jì)過程中合理地進(jìn)行工藝優(yōu)化。

關(guān)鍵詞：工藝;器件;仿真

中圖分類號：TG174 文獻(xiàn)標(biāo)志碼：A

0 引言

科技的發(fā)展帶動了電子、商務(wù)產(chǎn)業(yè)的飛速發(fā)展，各類新的設(shè)計(jì)、新的工藝集成電路不斷出現(xiàn)，并且在軍、民等各個行業(yè)的應(yīng)用越來越廣泛，集成電路測試作為集成電路進(jìn)行設(shè)計(jì)驗(yàn)證和批產(chǎn)把關(guān)的重要環(huán)節(jié)，其重要性與經(jīng)濟(jì)性日益凸現(xiàn)。

TCAD是半導(dǎo)體集成電路工藝模擬和元器件模擬的基礎(chǔ)工具，可以模擬半導(dǎo)體集成電路的制造工藝，可以在模擬好的元器件上施加相應(yīng)的工作電壓和輸入信號，通過相關(guān)命令分析元器件的工作過程，進(jìn)而判斷其相應(yīng)的參數(shù)是否符合要求，反過來對工藝過程進(jìn)行優(yōu)化。

模擬過程實(shí)際就是計(jì)算機(jī)在數(shù)值計(jì)算的基礎(chǔ)上進(jìn)行的，而TCAD是在一些具有物理含義的實(shí)驗(yàn)?zāi)Ｐ图坝?jì)算方程上實(shí)現(xiàn)的。現(xiàn)實(shí)生活需用的物理模型結(jié)構(gòu)非常復(fù)雜，而且里面包含的信息量比較大，所以在仿真的時(shí)候?yàn)榱吮阌谟^察和計(jì)算，需要將其劃分成零散結(jié)構(gòu)，半導(dǎo)體仿真就在這些劃分細(xì)微的網(wǎng)格上進(jìn)行。

1 工藝過程模擬

工藝是集成電路制造過程中的重要環(huán)節(jié)，特別是工藝特征尺寸越來越小的現(xiàn)在，7 nm甚至5 nm工藝已經(jīng)開始量產(chǎn)，不斷縮小的特征尺寸對工藝提出了更加嚴(yán)格的要求，因此一定要先進(jìn)行工藝模擬，即通過計(jì)算機(jī)EDA工藝分析并計(jì)算工藝過程，得出接近實(shí)際情況的理論數(shù)據(jù)，然后再進(jìn)行實(shí)際的工藝過程，這樣可以最大限度地減少因工藝誤差帶來的經(jīng)濟(jì)損失。

1.1 創(chuàng)建初始結(jié)構(gòu)

把Athena作為模擬器，在文本窗口輸入如下語句：

go Athena

然后創(chuàng)建一個0.6 um×0.8 um模擬區(qū)域及一個非均勻網(wǎng)格。

line x loc = 0? ? ? spacing=0.1

line x loc = 0.1? ?spacing=0.01

line x loc = 0.2? ?spacing=0.01

line x loc = 0.6? ?spacing=0.01

line y loc = 0? ? ?spacing = 0.008

line y loc = 0.2? spacing = 0.01

line y loc = 0.4? spacing = 0.05

line y loc = 0.6? spacing = 0.10

line y loc = 0.8? spacing = 0.15

1.2 定義襯底

用structure命令保存結(jié)構(gòu)文件。語句如下：

init silicon c.phos=1.0e14? orientation=100? two.d

structure outfile=nmos.str

1.3 氧化工藝

氧化工藝對應(yīng)的模擬命令是Diffuse（氧化層也可以通過淀積和外延是得到），其中所有的參數(shù)中，與氧化有關(guān)的參數(shù)主要是以下5個。1）time，擴(kuò)散時(shí)間，默認(rèn)單位為min。2）temperture，擴(kuò)散溫度，默認(rèn)單位為℃。3）dryo2（干氧）、weto2（濕氧）、nitrogenous（摻鋁氧化）等氧化的氣體氛圍。4）hcl.pc，氧化劑氣流中HCL的百分比。5）pressure，氣體的分壓，默認(rèn)是1 atm。

對應(yīng)的命令語句為：

干氧 diffus time=11 temp=925.717? dryo2 press=1.00 hcl.pc=3

濕氧 diffus time=11 temp=925.727 weto2 press=1.00 hcl.pc=3

使用Extract語句可以提取氧化出來的柵氧化層的厚度，Extract可以快速容易地得到仿真值并控制值或者曲線。具體命令語句：

提取名稱為"gateoxide"材料為SiO～2在mat.occno=1? x.val=0.3處提取。

2 氧化工藝參數(shù)模擬

氧化工藝的參數(shù)主要包括氧化類型（干氧氧化和濕氧氧化）、氧化時(shí)間、氧化溫度、氧化的環(huán)境壓力等。

2.1 氧化類型的模擬

氧化工藝分為干氧氧化和濕氧氧化，在其他的氧化工藝參數(shù)相同的前提下，不同的氧化類型得到的氧化工藝的結(jié)果是不一樣的。

設(shè)定氧化的時(shí)間為60 min，氧化溫度為1 100℃，氧化的環(huán)境壓力為1atm。

干氧氧化的命令語句為：

diffus time=60 temp=1100? dryo2 press=1.00 hcl.pc=3

濕氧氧化的命令語句為：

diffus time=60 temp=1100? weto2 press=1.00 hcl.pc=3

氧化完成之后，用參數(shù)提取命令Extract提取氧化層的厚度，然后進(jìn)行數(shù)據(jù)對比。

2.2 氧化時(shí)間的模擬

其他氧化條件不變，改變氧化的時(shí)間，分別進(jìn)行模擬，可以得出不同氧化時(shí)間下的氧化層厚度值。

干氧氧化時(shí)，分別設(shè)定氧化溫度為1 100℃，1 atm，氧化時(shí)間分別設(shè)定為20 min，40 min，60 min，80 min，100 min，120 min。

濕氧氧化時(shí)，分別設(shè)定氧化溫度為1 100℃，1 atm，氧化時(shí)間分別設(shè)定為20 min，40 min，60 min，80 min，100 min，120 min。得到的氧化后果結(jié)果見表1。

分析對比2組數(shù)據(jù)，厚度隨氧化時(shí)間變化的曲線如圖1所示。

由圖1可以看出，隨著氧化時(shí)間的變化，干氧氧化和濕氧氧化對應(yīng)的氧化層厚度的變化趨勢是不一樣的，明顯可以看出，濕氧氧化時(shí)隨著時(shí)間的變化氧化層厚度增加的更快。

2.3 氧化溫度模擬

其他氧化條件不變，改變氧化的溫度，分別進(jìn)行模擬，可以得出不同氧化溫度下的氧化層厚度值。

干氧氧化時(shí)，分別設(shè)定氧化時(shí)間為60 min，1atm，氧化溫度分別設(shè)定為700 ℃，800 ℃，900 ℃，1 000 ℃，1 100 ℃，1 200 ℃。

濕氧氧化時(shí)，分別設(shè)定氧化時(shí)間為60 min，1atm，氧化溫度分別設(shè)定為700 ℃，800 ℃，900 ℃，1 000 ℃，1 100 ℃，1 200 ℃。

得到的氧化層厚度結(jié)果見表2。

分析對比2組數(shù)據(jù)，厚度隨氧化時(shí)間變化的曲線如圖2所示。

由圖2可以看出，隨著氧化溫度的變化，干氧氧化和濕氧氧化對應(yīng)的氧化層厚度的變化趨勢是不一樣的，明顯可以看出，濕氧氧化時(shí)隨著時(shí)間的變化氧化層厚度增加的更快。

3 結(jié)論

由圖1和圖2可以看出，隨著氧化時(shí)間和氧化溫度的變化，濕氧氧化時(shí)氧化層的厚度變化趨勢更快，即氧化層厚度增加的更快，因此在實(shí)際工藝過程中，如果需要更厚的氧化層，應(yīng)當(dāng)首先考慮濕氧氧化。如果需要不厚的氧化層，應(yīng)該首先考慮干氧氧化。

參考文獻(xiàn)

[1]張淵.半導(dǎo)體制造工藝（第2版）[M].北京：機(jī)械工藝出版社，2015.

[2]王蔚.集成電路制造技術(shù)-原理與工藝[M].北京：電子工業(yè)出版社，2013.

[3]肖國玲.微電子制造工藝技術(shù)[M].西安：西安電子科技大學(xué)出版社，2008.

[4]鄧善修.集成電路制造工藝員（中級）[M].北京：中國勞動社會保障出版社，2007.