基于FPGA 的無人機遙控及圖傳信號采集系統設計

蔣 平， 謝躍雷

（桂林電子科技大學認知無線電與信息處理省部共建教育部重點實驗室，廣西桂林541004）

0 引 言

隨著無人機技術的高速發展，民用無人機得到了普及，給人們生活帶來了便捷，但同時因為無人機未經許可隨意飛行的“黑飛”事件屢屢發生，對民航機場、敏感目標以及涉密區域的安全保障帶來了嚴重隱患［1］。針對這種“黑飛”現象，必須要進行管控［2-3］，對于管控首先要對無人機進行有效的探測。探測主要分為無源探測及有源探測，有源探測主要是通過雷達探測方式，對于低、慢、小型無人機往往達不到探測目的［4］。相比之下，無源探測方式更適用于探測低、慢、小型無人機。

無源探測方式主要分為光學探測、聲學探測和無線電頻譜監測，其中光學探測受天氣影響較大，聲學探測探測距離近，而無線電頻譜監測方式距離遠，且有利于目標定位，通過無線電頻譜監測實現無源探測更加有效［5］。

本文基于無線電頻譜監測方式，設計了一套以FPGA為硬件平臺的無人機遙控及圖傳信號的采集、存儲、傳輸系統［6-7］，該系統解決了因AD9361帶寬范圍最大為56 MHz而無法對存在于2.3 ～2.5 GHz、5.7～5.9 GHz雙頻段無人機遙控及圖傳信號的采集問題以及MIG IP無法多通道防沖突異步傳輸的缺陷［8］，此外該系統通過FPGA采用UDP協議對千兆網芯片進行驅動，解決了采集數據的高速傳輸問題。能夠有效地完成對低、慢、小民用無人機遙控及圖傳信號的采集、存儲、傳輸。

1 系統總體設計

本設計主要由FPGA主控模塊、AD9361射頻板卡、協議解析、DDR3和千兆網等控制模塊組成［9］。

基于FPGA的無人機遙控及圖傳信號的采集、存儲、傳輸系統的總體設計框圖如圖1所示。FPGA主控模塊實現對整個系統各個模塊的控制及采集數據的高速處理；AD9361射頻板卡控制模塊對存在于2.3～2.5 GHz、5.7 ～5.9 GHz的無人機遙控及圖傳信號進行雙通道寬帶掃頻采集，并對采集信號進行低噪聲放大、混頻、模數轉換、濾波以及下變頻，實現零中頻接收機架構；協議解析及控制模塊通過對用戶自定義通信協議的解析完成上位機對下位機的軟件控制以及對整個無人機遙控及圖傳信號的采集、存儲、傳輸系統的運行狀態進行查詢；DDR3模塊控制DDR3存儲芯片實現對AD9361射頻采集板卡采集數據進行緩存并且實現了采集數據的多通道異步防沖突讀寫功能；千兆網控制模塊對數據進行跨時鐘處理并對傳輸數據進行打包，通過采用UDP協議方式進行數據的高速傳輸［10］。

圖1 系統總體設計框圖

2 模塊設計及FPGA實現

2.1 FPGA主控模塊

本系統FPGA采用XC7K325T芯片，芯片具有326 080個邏輯單元、50 950個查找表，滿足系統硬件設計要求。整個系統通過Vivado 2018.1軟件進行系統級開發并由邏輯分析儀進行功能驗證。

FPGA硬件程序采用自頂向下的設計架構，對系統中的各個模塊進行實時控制以及高速并行處理［11］。如圖2所示為系統的邏輯資源消耗圖，LUT消耗14%，FF消耗9%。DSP消耗2%，由此可知該FPGA芯片完全滿足設計要求，且剩有大量邏輯單元以及DSP，益于后期無人機檢測與識別算法在FPGA平臺上的研究及驗證。

圖2 系統邏輯資源消耗圖

2.2 AD9361射頻板卡控制模塊

系統采集部分采用AD9361作為射頻采集芯片，該系統通過FPGA對AD9361進行寄存器配置，完成信號的低噪聲放大、混頻、濾波、下變頻操作，實現整個零中頻接收機架構［12］。

AD9361模塊分別對AD9361進行寄存器配置以及對無人遙控及圖傳信號的采集。其中由于AD9361采集帶寬范圍最大為56 MHz，而常用的無人機遙控及圖傳信號存在于2.3 ～2.5 GHz、5.7 ～5.9 GHz頻段范圍內，故本設計為了解決該問題采用內部ROM模塊循環加載的方式實現了快速掃頻采集操作。

如圖3所示，系統上電，初始化寄存器輪詢輸出，通過SPI時序完成寄存器配置，完成AD9361基本功能的初始化。協議解析通過協議解析模塊傳來的上位機命令進行采集，掃頻范圍則通過該命令進行選擇，命令一共分為3 種，一種是2.3 ～2.5 GHz、5.7 ～5.9 GHz雙頻段掃頻，另一種是2.3～2.5 GHz頻段掃頻，最后一種是5.7～5.9 GHz頻段掃頻。當選擇好掃頻范圍過后，便對預先存有頻率寄存器的ROM模塊進行輪詢輸出，通過SPI完成寄存器配置，待配置完成，返回協議解析狀態并等待命令。

數據采集部分按照AD9361時序通過LVDS轉單端的方式完成數據的采集處理，數據分為雙通道，每一通道分為IQ兩路。其中A／DC采樣率為640 MHz、差分時鐘DATA＿CLK＿P與DATA＿CLK＿N 為160 MHz。

2.3 DDR3 控制模塊

圖3 AD9361寄存器操作流程圖

圖4 DDR3控制模塊框圖

DDR3控制模塊主要是實現大規模數據的緩存，因MIG IP只能滿足物理層的數據傳輸，不適用于本設計的多通道數據緩存及異步讀寫。基于現有的不足，設計了該模塊。模塊框圖如圖4所示，數據共有4通道輸入，通過FIFO進行數據跨時鐘處理，FIFO數目根據輸入通道數進行分配［13］。DDR3控制部分分為仲裁、地址控制、數據轉接、CMD控制，DDR3地址控制可對每一通道所使用的DDR3內存容量進行選擇性分配，數據轉接則是完成輸入、輸出數據與MIG IP的內部傳輸［14］，CMD控制部分負責MIG IP的讀寫控制，DDR3仲裁則對整個控制部分進行管控。輸出數據分為4通道并實現跨時鐘處理。

整個DDR3控制模塊實現了數據并行實時輸入、輸出，且各個通道皆具有跨時鐘處理功能，滿足了多通道異步防沖突實時讀寫要求。

2.4 千兆網控制模塊

千兆網模塊采用UDP協議實現數據的高速傳輸，該模塊主要由發送端、接收端、CRC校驗、數據組包以及發送及接收狀態機構成［16-17］。千兆網控制模塊圖如圖5所示。

圖5 千兆網控制模塊圖

數據組包模塊負責對輸入數據進行逐個打包，每包有效數據長度為1 280 Byte。千兆網控制部分負責對輸入、輸出數據進行傳輸、接收和發送狀態機的控制，其中控制信號由DDR3內存空、滿狀態確定。發送狀態機按照UDP協議方式通過接收組包數據及CRC校驗數據進行輪詢輸出。接收狀態機按照UDP協議逐個解析數據并存儲。

3 系統測試及分析

3.1 采集模塊測試與分析

本系統選用4Pro無人機進行測試，通過使用Vivado在線邏輯分析儀對系統采集模塊數據進行Debug［17］，并用Matlab 軟件進行頻譜分析。

如圖6所示為實測數據頻譜圖，其中左側圈內為無人機跳頻信號，每一跳頻信號帶寬大約1 MHz。右側箭頭為圖傳信號，頻率為2 441～2 451 MHz，帶寬為無人機所設置的圖傳帶寬10 MHz。

圖6 實測數據頻譜圖

通過FPGA內部控制，AD9361掃頻采集中每一個頻點周期設置大約為0.55 ms，對于整個帶寬范圍為400 MHz的無線信號需要10個頻點，周期大約為5.5 ms。邏輯分析儀不便于直觀的對接收端進行觀測，利用AD9361發射與接收皆是通過相同方式實現掃頻，即掃頻發射與掃頻接受，故通過對AD9361發射端進行掃頻測試，亦可證明AD9361芯片本振頻率處于跳變狀態。通過范圍為2.3～2.9 GHz手持式頻譜儀對AD9361發射頻率進行測試。發射端通過對AD9361寄存器設置5個頻點并且發射信號為單音信號，接收掃頻同樣設置為5個頻點，且以每一個頻點為中心頻點，即為零頻點，范圍為上下帶寬20 MHz。

如圖7所示，頻譜熱力圖中共有5個最高頻點，且5個頻點通過掃頻方式不斷變化。因此可證，接收端同樣以5個中心頻點不斷刷新，掃描帶寬為200 MHz，同理，上位機設置2.3 ～2.5 GHz、5.7 ～5.9 GHz，即可得出總掃頻范圍為400 MHz，因此證明該系統具有寬帶掃頻功能。

圖7 掃頻頻譜熱力圖

通過以上測試可知，本系統具有快速掃頻采集功能，掃頻總帶寬為400 MHz，周期為5.5 ms。滿足無人機慢速跳頻遙控信號以及定頻圖傳信號采集要求。

如圖8所示為系統采集實物圖。

圖8 系統采集實物圖

3.2 存儲模塊測試與分析

通過使用Vivado在線邏輯分析儀對系統存儲模塊進行驗證。

圖9（a）為DDR3控制模塊多通道輸入波形圖，該模塊共4通道輸入，其中當每一個通道輸入有效信號置高，數據便輸入，如圖中ad＿0＿vld為第1路輸入信號，ad＿0＿data＿in為第1 路輸入數據，其他3 路依次類推。DDR3控制模塊多通道輸出波形如圖9（b）所示，該模塊共4通道輸出，其中當每一個通道輸出有效信號置高，數據便輸出，如圖中rd＿0＿en代表第1路輸出信號，ad＿0＿data＿ou代表第1路輸出數據，其他3路同理。

圖9 DDR3控制模塊波形圖

3.3 傳輸模塊測試與分析

通過使用Vivado的邏輯分析儀對千兆網發送端內部狀態機及控制信號進行分析。通過Wireshark軟件對千兆網傳輸模塊進行抓包分析，并測試千兆網傳輸速度。

如圖10所示為系統千兆以太網口控制部分波形圖，圖10（a）為接收數據波形圖，其中信號tx＿state為狀態機狀態信號，tx＿vld為組包信號共20個，每一個包含64 Byte數據，共1 280 Byte。圖10（b）、（c）為接收數據波形放大圖并附有相應解釋與說明。

如圖11所示為通過Wireshark軟件對系統千兆網部分進行的抓包測試圖，其中抓取10 000個包耗時0.107 155 s，每包有效數據1 280 Byte，根據計算，可得本系統千兆網傳輸速度大約為911 Mb／s。

圖10 千兆網口控制部分波形圖

4 結 語

隨著民用無人機的普及，民用無人機“黑飛”現象也常有發生，對于無人機的檢測、識別、反制等需求日益上升。本文基于無人機無源探測方式，設計了一套無人機圖傳及遙控信的采集、存儲、傳輸系統。

該系統具有3大功能，分別為采集、存儲、傳輸功能。采集功能針對AD9361帶寬范圍對設計需求的不足，而采用FPGA對AD9361進行控制實現快速掃頻采集功能，可滿足對2.3 ～2.5 GHz、5.7 ～5.9 GHz的無線電信號采集。存儲功能基于MIG IP無法滿足設計需求，而設計的基于DDR3多通道異步防沖突讀寫存儲模塊，該存儲模塊完成了系統對多通道數據同時傳輸、存儲的需求。傳輸功能因系統對傳輸速度的需求，故采用UDP協議實現千兆網傳輸，通過測試驗證可知，速度可達911 Mb／s。通過實際測試，可以證明該系統可實現對無人機遙控及圖傳信號的快速掃頻采集、對DDR3存儲器的多通道防沖突異步讀寫、對采集數據的千兆網高速傳輸，為下一步無人機檢測與識別算法研究提供了高效穩定的硬件系統［18］。