面向16納米及以下技術代的工藝、器件與電路建模和模擬2013年度報告

劉曉彥 杜剛

摘 要：該研究面向16 nm及以下技術代集成電路工藝，發展納米級半導體器件的模型、模擬技術，建立新原理邏輯和存儲器件的模型和優化設計方法并進行實驗驗證，為納米尺度工藝節點下集成電路的TCAD奠定理論基礎，為基于新原理器件的集成電路設計提供方法和工具。在過去1年中，經過課題組全體人員密切合作和努力，在基于電路拓撲結構的漏電流快速計算程序，器件參數波動性的統計模型，適于電路模擬的新型阻變存儲器模型以及大規模存儲陣列的模擬，基于III-V半導體材料和二維半導體材料的新材料半導體器件中的輸運特性研究等多方面開展了創新工作，取得了一系列的階段性成果。超額完成了該年度的研究任務。

關鍵詞：器件模型與模擬 阻變存儲器模型 納米尺度器件 載流子輸運

Abstract：IC technology has scaled down to 22 nm node. TCAD becomes an important area to support the technology development.In this project， To meet the needs of 16 nm and beyond technology，we will develop nano scale devices simulation method，investigate model of nano scale devices，and build the TCAD tools for new type logic devices and NV memory devices.In the past years，all members of this research group are working hard and have achieved series innovation results on fast computing method of full circuit leakage current analyst，statics model of device parameter variation，compact model of RRAM devices，large scale memory array simulating method，carrier transports in III-V material and 2D semiconductor material based devices.

Key Words：Device Modeling and simulation；RRAM Model；Nano scale devices；Carrier transport

閱讀全文鏈接（需實名注冊）：http：//www.nstrs.cn/xiangxiBG.aspx？id=51513&flag=1