一種基于流水線ADC的余量增益誤差校準技術(shù)＊

杜知微，賈華宇，馬珺，李燈熬

一種基于流水線ADC的余量增益誤差校準技術(shù)＊

杜知微1，賈華宇1，馬珺2，李燈熬3

（1.太原理工大學(xué) 電氣與動力工程學(xué)院，山西 太原 030024；2.太原理工大學(xué) 物理與光電工程學(xué)院，山西 太原 030600； 3.太原理工大學(xué) 大數(shù)據(jù)學(xué)院，山西 太原 030600）

由于傳統(tǒng)流水線ADC的精度難以滿足實際應(yīng)用，在電壓域與時間域混合的流水線ADC結(jié)構(gòu)基礎(chǔ)上，針對余量放大器的增益誤差，提出了雙通道環(huán)路校準算法，引入輔助放大器，構(gòu)造一條新的估算增益路徑，使MDAC的輸出在放大器的增益誤差被消除之后再被流水線后級采樣。在采樣頻率為100 MHz、輸入頻率為40 MHz時進行仿真實驗，實驗結(jié)果表明流水線ADC的性能參數(shù)得到了優(yōu)化，達到了提升精度的目的，證明了該方法的有效性。

流水線ADC；兩域混合；余量增益誤差；誤差校準

1 引言

隨著消費類電子產(chǎn)品、通信系統(tǒng)等領(lǐng)域的發(fā)展，對ADC的性能參數(shù)以及數(shù)據(jù)處理速度提出了更高的要求，流水線ADC以其結(jié)構(gòu)方面的優(yōu)勢，成為了轉(zhuǎn)換器領(lǐng)域研究的熱點[1-2]。與此同時，流水線ADC的精度優(yōu)化問題也促使著研究人員探索越來越有效的校準技術(shù)[3-4]

近年來，數(shù)字校準技術(shù)變得越來越流行[5-6]，往往是先將流水線ADC的后端結(jié)構(gòu)看為理想結(jié)構(gòu)或者假設(shè)后端結(jié)構(gòu)的精度足夠高，再使用后端結(jié)構(gòu)來測量整個ADC結(jié)構(gòu)，以達到優(yōu)化ADC前段結(jié)構(gòu)誤差的目的。本文針對余量放大器的增益誤差提出了一種校準技術(shù)，引入輔助放大器，構(gòu)造一條新的估算增益路徑，使MDAC的輸出在放大器的增益誤差被消除之后再被后級采樣。以10位電壓域與時間域混合的流水線ADC結(jié)構(gòu)為模型進行仿真，實驗結(jié)果表明，雙通道環(huán)路校準算法達到了降低ADC的余量增益誤差并且提升精度的目的。

2 雙通道環(huán)路校準算法

對于放大反饋電路，輸出電壓o可表示為：

由式（1）可知，影響反饋精度的只是p的值。

在考慮放大器有限增益的情況下，理想余量輸出可以寫為：

本文提出了一種閉環(huán)校準余量放大器增益誤差的技術(shù)，通過引入輔助放大器，構(gòu)造了一條新的估算增益路徑，模擬量輸入通過第一級之后，分別傳入兩條并行的增益路徑，再將兩條路徑進行匹配，從而減小ADC的線性和非線性誤差，提升整體的轉(zhuǎn)換精度。

式（3）中：0為余量放大倍數(shù)。

從式（3）可以看出，如果兩個放大器的增益相等，則兩條路徑匹配。該校準算法的校準環(huán)路電路如圖1所示。

圖1中，誤差通過兩條不同的增益路徑后，在下一級采樣電容2上相減。隨著輔助放大器增益增加，傳輸函數(shù)的非線性誤差逐漸被校正。如果兩個放大器的增益相等，則兩條路徑相匹配，余量傳輸函數(shù)被校正成直線；如果輔助放大器的增益較大或者較小，則余量傳輸函數(shù)被過度校正或者校正不足。所以，此算法在進行仿真實驗時，輔助放大器所在環(huán)路的電路結(jié)構(gòu)應(yīng)與主環(huán)路保持一致。

圖1 校準環(huán)路電路圖

3 實驗仿真

為了驗證校準技術(shù)的校準效果，結(jié)合傳統(tǒng)流水線ADC結(jié)構(gòu)，在Simulink中搭建10位電壓域與時間域混合的流水線ADC模型并加入校準算法。采樣頻率設(shè)定為100 MHz，在給定輸入頻率為40 MHz的信號時，運行此校準模型，得到校準前后的頻譜圖，如圖2所示。

對比可以看出，經(jīng)過雙通道校準環(huán)路的校準流水線ADC的性能有所提升，校準前后的參數(shù)對比如表1所示。

表1 校準前后流水線ADC參數(shù)對比

性能指標校準前校準后校準提升 ENOB/bit7.829.471.65 SNDR/dB39.4380.6841.25 SFDR/dB47.3590.3242.97

流水線ADC校準前和校準后DNL和INL的測試結(jié)果如圖3和圖4所示。

圖3 校準前后DNL測試結(jié)果

圖4 校準前后INL測試結(jié)果

可以看出，經(jīng)過雙通道環(huán)路校準之后，流水線ADC的DNL值明顯降低，DNL值從（﹣6LSB，+10LSB）降低到（﹣0.7LSB，+1LSB）；INL值從（﹣5.88LSB，+15.9LSB）降低到（﹣0.49LSB，+0.995LSB），相比校準前超過20LSB，校準后下降到不足2LSB。

綜合以上的分析可以看出，兩域混合的流水線ADC在經(jīng)過此雙通道環(huán)路校準模型的校準后，性能參數(shù)得到明顯的優(yōu)化。

4 結(jié)論

本文在兩域混合結(jié)構(gòu)基礎(chǔ)上，引入雙通道環(huán)路校準方法，使模擬量輸入通過第一級之后分別傳入兩條并行的增益路徑，再將兩條路徑進行匹配，從而減小線性和非線性誤差。通過該校準技術(shù)，10位電壓域與時間域混合的流水線ADC的ENOB提高了1.65 bit，SNDR提高了41.25 dB，SFDR提高了42.97 dB，DNL以及INL也得到了明顯優(yōu)化，降低了流水線ADC余量放大器的增益誤差，提升了整體精度，證明該方法有效。

［1］PEYMAN G，MOHAMMAD Y.Digital background calibration with histogram of decision points in pipeline ADCs［J］.IEEE Transactions on Circuits and Systems，2018，65（1）：16-20.

［2］丁洋，王宗民，周亮，等.一種用于16位流水線ADC的多比特子DAC電容失配校準方法［J］.微電子學(xué)與計算機，2012，29（6）：172-176.

［3］LV J，QUE L，WEI L，et al.A low power and small area digital self-calibration technique for pipeline ADC［J］.AEU-International Journal of Electronics and Communications，2018（83）：52-57.

［4］HONGMEI C，YUNSHENG P，YONGSHENG Y，et al.All-digital background calibration technique for timing mismatch of time-interleaved ADCs［J］.Integration-the Vlsi Journal，2017（57）：45-51.

［5］ARMIN J，SAYED M S，ACOB W，et al.A nonlinearity error calibration technique for pipelined ADCs［J］. Integration，2011，44（3）：229-241.

［6］張文杰，鄧準，謝亮，等.一種流水線ADC后臺數(shù)字校準算法的實現(xiàn)［J］.太赫茲科學(xué)與電子信息學(xué)報，2017，15（1）：120-124.

TN792

A

10.15913/j.cnki.kjycx.2020.13.014

2095－6835（2020）13－0038－02

國家重點研發(fā)計劃“光電子與微電子器件及集成”重點專項（編號：2018YFB2200900）

杜知微（1995—），女，碩士研究生，研究方向為模數(shù)混合集成電路設(shè)計。賈華宇（1977—），男，副教授，碩士生導(dǎo)師，主要研究方向為模數(shù)混合集成電路設(shè)計、高速高精度模數(shù)轉(zhuǎn)換器。馬珺（1980—），女，副教授，碩士生導(dǎo)師，主要研究方向為新型傳感器技術(shù)、智能控制理論。李燈熬（1971—），男，教授，博士生導(dǎo)師，主要研究方向為通信信號處理、無線傳感器網(wǎng)絡(luò)、室內(nèi)定位。

〔編輯：嚴麗琴〕