高集成度射頻前端組裝技術的研究

(武漢濱湖電子有限責任公司,湖北武漢 430205)

0 引言

隨著半導體制造技術的快速發展，以及后摩爾定律的芯片制造工藝的出現，以片上系統（SoC）和系統級封裝（SiP）等技術為基礎的電子系統正朝著高密集成、高功率密度、高使用頻帶、多功能等方向快速發展。作為復雜電子系統的雷達，體制、系統架構等方面也隨著技術發展和作戰需求的變化，向著二維有源相控陣方向發展。

二維有源相控陣雷達中，射頻前端通道數量多，并且雷達發射信號的產生和放大、回波信號的接收和采集均由射頻前端完成，射頻前端直接對雷達的性能和成本起著決定性的作用。在二維有源相控陣雷達中，射頻前端直接安裝在天線陣面上，因而對射頻前端的體積和重量等方面都提出了很高要求[1]。

1 微組裝技術類型

射頻組件微組裝技術（Microcircuit Packaging Technology，MPT）是將MMIC、HMIC、ASIC等集成電路裸芯片、薄/厚膜混合電路、微小型表面貼裝元器件等進行高密度地安裝和互連，構成高密度、高速度/高頻率、高可靠性、小型化、多功能模塊化電子產品[2]。目前高密度射頻前端的裝配均采用了微組裝技術。微組裝技術根據裝配維度可分為平面微組裝技術和3D微組裝技術[3]。

1.1 平面微組裝技術

平面微組裝技術多用于對散熱量大、需控制成本的小型化射頻前端設計制造。平面微組裝是指利用微組裝技術在二維平面進行裝配，將多個裸芯片，電阻、電容等元器件高密度地安裝并互連在多層布線PCB、厚膜多層陶瓷基板或薄膜多層基板上，整體封裝起來。

圖1 平面微組裝多層基板結構圖

平面微組裝其特點是基板內部無元器件各類元器件均安裝于基板表面，多層基板內部印刷或刻蝕用于互連的連線通過通孔與表面元器件相連以實現元器件的連接，其結構如圖1所示。

1.2 3D微組裝技術

3D微組裝技術多用于對體積要求較為苛刻的射頻前端設計制造。3D微組裝技術相對于平面微組裝技術，其在Z軸進行元器件或基板的堆疊裝配，從而具有更高的裝配密度。典型的3D微組裝形式有埋置型、有源基板型和堆疊型三種類型[4]。

1.2.1 埋置型3 D結構

埋置型3D結構作為后布線的芯片互連技術，減少焊點，提高電子產品可靠性的電子封裝技術。其可分為基板開槽埋置型和多層布線介質埋置型，在混合集成電路的多層布線中埋置R、C元件已經普遍，其結構如圖2所示。

圖2 埋置型3D微組裝結構圖

1.2.2 有源基板型3 D結構

在有源Si基板再多層布線，上面再安裝多芯片，就可形成有源基板型3D微組裝，從而以立體封裝形式達到了WSI（Wafer Scale Integration晶圓規模集成）所能實現的功能。它的主要優點，一是工藝與一般半導體IC工藝相同，從而可實現大規模工業化生產；二是Si基板與其上面安裝的芯片能達到應力完全匹配，從而使電子產品有更高的可靠性。

1.2.3 堆疊型3 D結構

堆疊型3D，是將芯片、MCM或WSI無間隙的層層疊裝而成。最常見的裸芯片堆疊3D封裝是先將生長好凸點的芯片倒扣焊接在薄膜載體上，這種薄膜載體的材質為陶瓷或環氧玻璃，上面有導體布線，內部互連焊點，兩側有外部互連焊點，再把多個薄膜載體疊裝互連。圖3為典型堆疊型3D微組裝結構圖，POP的兩層器件之間通過焊接方式連接，省去了中間的引線，實現整體封裝體積不變的情況下增加封裝密度。

圖3 堆疊型3D微組裝結構圖

2 微組裝工序

微組裝工序分為前道和后道工序，前道工序主要包括材料制備和基板制造（厚膜基板、薄膜基板、混合基板等）；后道工序主要包括元器件焊接、清洗、裝配、殼體密封等工序。

2.1 前道工序

前道工序主要為材料制備和基板制造，其中基板制造的技術主要分為厚膜技術（絲網印刷、燒結等）和薄膜技術（鍍膜、光刻、刻蝕等），根據相應技術制作出的基板分別稱為厚膜基板、薄膜基板和混合基板，低溫共燒陶瓷（LTCC）基板是近年來在高集成度射頻前端中大量應用的基板。

LTCC基板是利用陶瓷材料和厚膜集成工藝制成的基板，在多層LTCC基板內部可埋置無源元件、控制信號線、電源線等，圖4是多層LTCC基板制造的工藝流程，主要有流延、單板處理、層壓、燒結等。

圖4 多層LTCC基板制造的工藝流程

2.2 后道工序

后道工序主要進行元器件與基板等的電氣互連與裝備，包括元器件焊接、清洗、殼體密封等工藝。典型微組裝后道工序工藝流程圖如圖5所示，微組裝工藝按照溫度從高逐步到低進行操作，對不同元器件根據要求不同需采用不同裝配工藝，如散熱要求高的芯片進行焊接時采用共晶焊接，散熱要求低的采用導電膠進行粘結，一般按照共晶焊、粘結、鍵合、密封的次序，當進行共晶焊等有助焊劑或殘留物等工藝處理后應進行清洗，每一種工藝完成后應進行相應的檢驗。

圖5 典型微組裝后道工序工藝流程圖

3 結語

射頻前端是雷達整機企業生存的支撐點，相控陣雷達射頻前端通道數量多，二維相控陣雷達射頻前端的通道數量少則數千，多則上萬甚至數十萬，在雷達研制的成本中占比達到50%以上。目前大部分高集成度射頻前端還是采用的平面微組裝技術，隨著3D微組裝技術的日漸成熟，高密度組裝散熱技術難點的突破，射頻前端的體積會更進一步縮小。