Applied Materials Centura系列單片式硅外延爐的先進(jìn)性研究

唐發(fā)俊，趙 揚(yáng)，李明達(dá)，馬麗穎，王 楠*

(1.中國(guó)電子科技集團(tuán)公司第四十六研究所半導(dǎo)體材料硅外延部 天津300220；2.天津大學(xué)材料科學(xué)與工程學(xué)院 天津市材料復(fù)合與功能化重點(diǎn)實(shí)驗(yàn)室 天津300350)

0 引言

硅材料是半導(dǎo)體工業(yè)最基礎(chǔ)的原材料，主要包括拋光片和外延片。隨著半導(dǎo)體器件制造業(yè)對(duì)硅片參數(shù)一致性和性能需求的逐漸提高，傳統(tǒng)硅拋光片已不能滿足其需求，需要在拋光片的基礎(chǔ)上制造高質(zhì)量的硅外延片。硅外延片發(fā)展迄今已有60多年，其制造設(shè)備從早期的多片式外延爐發(fā)展到如今的單片式外延爐[1]。本文將以Applied Materials Centura 系列單片式硅外延爐為例，對(duì)其先進(jìn)性進(jìn)行研究，討論其設(shè)備結(jié)構(gòu)、工藝性能和產(chǎn)出效率，并提出一些可能需要改進(jìn)的方向。

1 先進(jìn)性研究

1.1 設(shè)備結(jié)構(gòu)

設(shè)備結(jié)構(gòu)的俯視圖如圖1所示。該設(shè)備的中心區(qū)域?yàn)閭鬟f腔體(Transfer Chamber)，機(jī)械手(Blade)位于該腔體中，主要用于將Wafer 在不同腔體之間進(jìn)行傳遞；位于傳遞腔體正面的是2個(gè)鎖存進(jìn)樣裝置(Load Lock)，用于裝取Wafer，該裝置可采用多種模式進(jìn)行裝取片，常用的模式為串聯(lián)型，即按照Wafer在Load Lock 中的位置依序進(jìn)行硅外延片的制造，制造成功的外延片最終將返回到初始位置；位于Load Lock 旁邊的是冷卻腔(Cool Down Chamber)，用于將制造后的硅外延片從高溫(600～700 ℃)冷卻至室溫；位于傳遞腔體后面的是3個(gè)工藝腔體(Process Chamber)，用于硅外延片的工藝制造過(guò)程(圖2)。

圖1 Applied Materials Centura設(shè)備結(jié)構(gòu)的俯視示意圖Fig.1 Top view of Applied Materials Centura

圖2 Applied Materials Centura 設(shè)備工藝腔體的結(jié)構(gòu)示意圖Fig.2 Schematic diagram of process chamber in Applied Materials Centura

1.2 工藝性能

該設(shè)備兼容6～8 in(152.4～203.2 mm)硅外延片的制造，由于沉積速率很快，最高可達(dá)6 μm/min[2]，可用于制作厚度較大的硅外延片。例如，用于VDMOS器件領(lǐng)域的硅外延產(chǎn)品，往往需要外延層厚度幾十個(gè)μm 以上。

以我司供應(yīng)給某客戶的參數(shù)規(guī)格(54.6μm±2%，14.25Ω·cm±2%)的8 in(203.2 mm)VDMOS用硅外延片為例[3]，經(jīng)過(guò)工藝優(yōu)化和調(diào)節(jié)后，其厚度非均勻性和電阻率非均勻性均可達(dá)到低于1%的水平。典型的VDMOS用8 in 硅外延片的厚度分布如圖3所示，其厚度非均勻性為0.584%。該設(shè)備采用自帶的Accuset 裝置，通過(guò)調(diào)節(jié)電壓對(duì)進(jìn)入腔體的氣流進(jìn)行分配，進(jìn)入腔體的氣流分為Inner 和Outer 兩部分，Inner 主要影響中心部分的厚度值，Outer 主要影響邊緣部分的厚度值；通過(guò)對(duì)電壓的精準(zhǔn)調(diào)節(jié)，使得中心和邊緣厚度盡可能趨于一致，從而改善厚度均勻性。

圖3 VDMOS用8英寸硅外延片的厚度分布Fig.3 Thickness distribution of 8 inches silicon epitaxial wafer applied to VDMOS

相應(yīng)地，VDMOS用8 in 硅外延片的電阻率分布如圖4所示，其電阻率非均勻性為0.466%。外延片邊緣的電阻率值往往低于中心的電阻率值，主要原因在于邊緣的自摻雜效應(yīng)。為了抑制邊緣的自摻雜效應(yīng)，該設(shè)備設(shè)計(jì)了輔助摻雜功能(Auxiliary dope)，根據(jù)邊緣和中心電阻率的差異，在Inner 氣流中額外增加摻雜氣體流量從而實(shí)現(xiàn)中心和邊緣電阻率一致，顯著改善電阻率的均勻性。

圖4 VDMOS用8英寸硅外延片的電阻率分布Fig.4 Resistivity distribution of 8 inches silicon epitaxial wafer applied to VDMOS

1.3 產(chǎn)出效率

該設(shè)備設(shè)計(jì)采用3個(gè)工藝腔體進(jìn)行硅外延片制造，主要是為了提高外延片的產(chǎn)出效率。但實(shí)際產(chǎn)出效率往往和產(chǎn)品厚度有關(guān)，因?yàn)楫a(chǎn)品越厚，所需要的工藝時(shí)間越長(zhǎng)，同時(shí)會(huì)降低產(chǎn)品的產(chǎn)出效率；由于該設(shè)備采用1個(gè)冷卻腔，將加工后的外延片冷卻至室溫，往往會(huì)出現(xiàn)3個(gè)工藝腔體制備的外延片需要排隊(duì)的現(xiàn)象。因此，實(shí)際產(chǎn)出效率也和外延片在冷卻腔體中的滯留時(shí)間有關(guān)。此外，實(shí)際產(chǎn)出效率還和機(jī)械手、基座支撐架等一系列機(jī)械相關(guān)裝置的運(yùn)動(dòng)速度有關(guān)。在實(shí)際生產(chǎn)中，這些裝置的運(yùn)動(dòng)速度等參數(shù)是已經(jīng)進(jìn)行過(guò)優(yōu)化的。為了更直觀地體現(xiàn)實(shí)際產(chǎn)出效率，根據(jù)實(shí)際數(shù)據(jù)，對(duì)常見(jiàn)的3種不同厚度規(guī)格的8 in 硅外延片的月產(chǎn)能進(jìn)行了估算，結(jié)果如表1所示。對(duì)于厚度為5 μm 的硅外延片，其月產(chǎn)能最高，可達(dá)到12000片/月；對(duì)于厚度為8μm 的硅外延片，其月產(chǎn)能為10000片/月；對(duì)于厚度為60μm 的硅外延片，其月產(chǎn)能最低，可達(dá)到5000片/月。

表1不同厚度規(guī)格下硅外延片的月產(chǎn)能Tab.1 Monthly throughput of silicon epitaxial wafer with different thickness va lues

2 結(jié)論

半導(dǎo)體產(chǎn)業(yè)的發(fā)展對(duì)硅外延制造工藝提出了更高的要求；特別是面向8～12 in(203.2～304.8 mm)等大尺寸硅外延片市場(chǎng)，單片式硅外延爐的主導(dǎo)地位已不可取代。本文對(duì)Applied Materials Centura 系列單片式硅外延爐的設(shè)備結(jié)構(gòu)、工藝性能和產(chǎn)出效率等方面進(jìn)行了討論，值得指出的是，該型外延爐未來(lái)仍然有一些可能持續(xù)改進(jìn)的方向：①設(shè)備結(jié)構(gòu)特別是工藝腔體構(gòu)造過(guò)于復(fù)雜，總共采用20余種分別由石英、石墨、SiC材質(zhì)組成的零部件，對(duì)于后期設(shè)備維護(hù)的復(fù)雜度以及維護(hù)成本有一定的要求；②由于冷卻腔體只能對(duì)單一硅外延片進(jìn)行冷卻，影響了硅外延片的產(chǎn)出效率，可考慮實(shí)現(xiàn)同時(shí)對(duì)多片硅外延片進(jìn)行降溫的冷卻腔或者通過(guò)增加冷卻腔的數(shù)量來(lái)提高產(chǎn)出效率。