高精度位移測(cè)量系統(tǒng)硬件在環(huán)仿真優(yōu)化設(shè)計(jì)

楊 松，張文濤，熊顯名，王獻(xiàn)英

（1.桂林電子科技大學(xué) 電子工程與自動(dòng)化學(xué)院，廣西 桂林 541004；2.上海微電子裝備（集團(tuán)）股份有限公司，上海 201203）

0 引言

圖1 掩模臺(tái)伺服控制系統(tǒng)Fig.1 Motion stage servo control system

光刻機(jī)是制造集成電路的關(guān)鍵設(shè)備，被譽(yù)為集成電路產(chǎn)業(yè)皇冠上的明珠[1]。國(guó)家科技重大專(zhuān)項(xiàng)“極大規(guī)模集成電路制造裝備及成套工藝”明確將28nm 浸沒(méi)式光刻機(jī)產(chǎn)品作為專(zhuān)項(xiàng)的標(biāo)志性目標(biāo)成果。光刻分辨率、套刻精度以及產(chǎn)率是衡量光刻機(jī)性能的3 個(gè)指標(biāo)[2]，這3 個(gè)指標(biāo)中光刻分辨率與物鏡系統(tǒng)相關(guān)，套刻精度以及產(chǎn)率與掩模臺(tái)直接相關(guān)。掩模臺(tái)在光刻機(jī)中負(fù)責(zé)實(shí)現(xiàn)掩模版的精確運(yùn)動(dòng)，掩模臺(tái)運(yùn)動(dòng)控制精度的進(jìn)一步提升關(guān)系到光刻機(jī)的性能指標(biāo)能否進(jìn)一步提升。28nm 浸沒(méi)式光刻機(jī)的套刻精度要求上升到5.7nm，相應(yīng)的掩模臺(tái)位置測(cè)量算法精度要求上升到1nm[3]。因此，研究一種高精度掩模臺(tái)位置位移系統(tǒng)的硬件架構(gòu)和數(shù)據(jù)流對(duì)高端光刻機(jī)來(lái)說(shuō)極其重要。

目前，國(guó)內(nèi)多所高校對(duì)掩模臺(tái)位移測(cè)量系統(tǒng)做了大量的研究與設(shè)計(jì)工作。2015 年，哈爾濱工業(yè)大學(xué)張之萬(wàn)[4]自制運(yùn)動(dòng)控制卡，主要由Altera 公司的EP2S60F1020 型FPGA 和TI 公司的TMS320C6414 型DSP 構(gòu)成。2017 年，哈爾濱工業(yè)大學(xué)饒?jiān)5]等人選用TI 公司的 TMS320C6414型DSP 作為主控芯片及FPGA 設(shè)計(jì)了運(yùn)動(dòng)控制卡，并設(shè)計(jì)了基于宏微驅(qū)動(dòng)的光刻機(jī)掩模臺(tái)控制系統(tǒng)，該系統(tǒng)六自由度誤差為幾百納米。另外，哈爾濱工業(yè)大學(xué)也對(duì)位移測(cè)量系統(tǒng)進(jìn)行研究并在結(jié)構(gòu)上做出了一些改進(jìn)[6]。DSP 擁有強(qiáng)大的高速運(yùn)算能力[7]，并且具有較強(qiáng)的控制性能及信號(hào)處理能力[8]。硬件在環(huán)仿真技術(shù)已經(jīng)越來(lái)越廣泛地應(yīng)用于電力系統(tǒng)與電力電子領(lǐng)域[9]，2018 年桂林電子科技大學(xué)杜浩等人[10]對(duì)二維光柵的測(cè)量模型以及仿真平臺(tái)中數(shù)據(jù)傳輸和計(jì)算的過(guò)程進(jìn)行了研究，并設(shè)計(jì)硬件在環(huán)仿真平臺(tái)。文獻(xiàn)[9]所述掩模臺(tái)伺服控制系統(tǒng)如圖1 所示[9]，仿真端與測(cè)量端的數(shù)據(jù)交互是通過(guò)光纖而不是數(shù)據(jù)總線，所以勢(shì)必會(huì)增加整體運(yùn)算時(shí)間。掩模臺(tái)位移模型（ECPS）與掩模臺(tái)對(duì)準(zhǔn)模型（ECPA）之間的數(shù)據(jù)交互是通過(guò)數(shù)據(jù)總線進(jìn)行的，這種傳輸方式速度慢、效率低而且還受到同步時(shí)鐘的制約。

針對(duì)現(xiàn)有高精度位移測(cè)量系統(tǒng)的問(wèn)題以及高端光刻機(jī)的需求，設(shè)計(jì)了一種基于多核DSP 的高精度位移測(cè)量仿真平臺(tái)。同原設(shè)計(jì)不同的是，本平臺(tái)仿真端和控制端分別由兩塊板卡構(gòu)成且置于同一機(jī)箱內(nèi)。故此本平臺(tái)具有如下優(yōu)點(diǎn)：

1）仿真端和控制端置于同一機(jī)箱，可實(shí)現(xiàn)測(cè)量端板卡通過(guò)背板數(shù)據(jù)總線獲取仿真端光信號(hào)計(jì)數(shù)值，還原了測(cè)量系統(tǒng)真實(shí)的工作狀態(tài)。故而，本系統(tǒng)進(jìn)行硬件仿真的真實(shí)性更高。

2）本系統(tǒng)的數(shù)值計(jì)算板卡采用主頻為1.25GHz 的TMS320C6678 型DSP 芯片，縮短了單組模型的計(jì)算時(shí)間；同時(shí)，本仿真平臺(tái)利用數(shù)值計(jì)算板卡的共享內(nèi)存機(jī)制使模型間的數(shù)據(jù)交互通過(guò)共享內(nèi)存進(jìn)行，從而縮短兩組模型間數(shù)據(jù)傳遞時(shí)間，達(dá)到提高數(shù)據(jù)傳輸效率的目的。

3）本仿真平臺(tái)利用同一塊板卡內(nèi)嵌多個(gè)計(jì)算核心的特點(diǎn)將控制端的ECPS 模型與ECPA 模型運(yùn)行于同一塊數(shù)值計(jì)算板卡中。實(shí)現(xiàn)了一塊數(shù)值計(jì)算板卡內(nèi)同時(shí)進(jìn)行兩組模型運(yùn)算，并行輸出兩組掩模臺(tái)位置數(shù)據(jù)。相比文獻(xiàn)[9]所述仿真平臺(tái)（后文均稱(chēng)原仿真平臺(tái)），本平臺(tái)的集成度更高。

1 系統(tǒng)硬件架構(gòu)設(shè)計(jì)

通過(guò)分析可知，原仿真平臺(tái)的時(shí)間開(kāi)銷(xiāo)主要在模型運(yùn)算和數(shù)據(jù)傳輸兩方面。原仿真平臺(tái)ECPS 模型與ECPA模型分別運(yùn)行于兩塊不同的數(shù)值計(jì)算板卡，ECPS 模型與ECPA 模型間的數(shù)據(jù)傳輸是通過(guò)數(shù)據(jù)總線完成的；原仿真平臺(tái)將仿真端數(shù)值計(jì)算板卡與測(cè)量端數(shù)值計(jì)算板卡分布于兩個(gè)機(jī)箱，兩塊板卡采用光纖進(jìn)行通信；原仿真平臺(tái)將發(fā)送簡(jiǎn)化系數(shù)這一步放在第五步執(zhí)行，延長(zhǎng)了ECPA 模型的等待時(shí)間。

文章設(shè)計(jì)的仿真平臺(tái)采用的是獨(dú)立設(shè)計(jì)的多核DSP 數(shù)值計(jì)算板卡（NCD，Numerical Calculation Board of DSP），該板卡使用的核心芯片是內(nèi)置8 個(gè)corepac 計(jì)算核心的TMS320C6678。TMS320C6678 內(nèi)部的共享內(nèi)存提供了4MB大小的快速大數(shù)據(jù)量交互區(qū)間與可以實(shí)現(xiàn)不同corepac 計(jì)算核心之間的互聯(lián)和通信的HyperLink 總線。每個(gè)corepac 計(jì)算核心擁有4MB 多核共享內(nèi)存，支持DMA 傳輸，所以可以將原仿真平臺(tái)板卡之間的數(shù)據(jù)傳輸升級(jí)為板卡內(nèi)部計(jì)算核心之間的數(shù)據(jù)傳輸和共享，計(jì)算核心之間的數(shù)據(jù)傳輸和共享有利于提高傳輸效率。

基于多核DSP 的硬件在環(huán)仿真平臺(tái)硬件架構(gòu)如圖2 所示。機(jī)箱內(nèi)部包含4 塊板卡：一塊主控板卡（CCB，Calculation Control Board）， 一 塊 同 步 板 卡（SBC,Synchronization Bus Controller），兩塊多核數(shù)值計(jì)算板卡（NCD）。其中，主控板卡（CCB）主要負(fù)責(zé)系統(tǒng)主程序的運(yùn)行，板卡的控制以及初始化；同步板卡（SBC）主要提供20KHz 的采樣信號(hào)；多核數(shù)值計(jì)算板卡（NCD1，NCD2）主要負(fù)責(zé)運(yùn)算光柵尺測(cè)量模型和模擬輸出原始數(shù)據(jù)。

1.1 測(cè)量端NCD1

圖2 硬件在環(huán)仿真架構(gòu)Fig.2 Hardware-in-the-loop simulation framework

NCD1 作測(cè)量端負(fù)責(zé)運(yùn)算光柵尺測(cè)量模型。NCD1 通過(guò)數(shù)據(jù)總線讀取仿真端的原始數(shù)據(jù)，進(jìn)行正向模型計(jì)算，輸出掩模臺(tái)的位置和姿態(tài)信息。測(cè)量端NCD1 板卡內(nèi)的任務(wù)分配如圖3 所示，NCD1 板卡內(nèi)的模型運(yùn)算由3 個(gè)corepac計(jì)算核心執(zhí)行：其中，corepac 計(jì)算核心0 作為主控核心用于接收仿真端NCD2 輸出的原始數(shù)據(jù)，并將原始數(shù)據(jù)廣播到共享內(nèi)存中；corepac 計(jì)算核心1 作為從核，運(yùn)行ECPS測(cè)量模型進(jìn)行復(fù)雜模型的運(yùn)算，然后通過(guò)光纖將計(jì)算后的掩模臺(tái)位置和姿態(tài)信息發(fā)送給仿真端NCD1 進(jìn)行誤差計(jì)算；corepac 計(jì)算核心2 也作為從核，運(yùn)行ECPA 測(cè)量端固件模型進(jìn)行簡(jiǎn)化模型的運(yùn)算，然后通過(guò)光纖將計(jì)算后的位置和姿態(tài)信息發(fā)送給仿真端NCD1 進(jìn)行誤差計(jì)算；corepac 計(jì)算核心3 到corepac 計(jì)算核心7 沒(méi)有進(jìn)行模型運(yùn)算。

1.2 仿真端NCD2

文章設(shè)計(jì)的仿真平臺(tái)是為了驗(yàn)證測(cè)量模型在程序?qū)崿F(xiàn)過(guò)程中誤差滿足要求的情況下與原仿真平臺(tái)相比性能是否有所提高，所以本仿真平臺(tái)使用仿真端多核計(jì)數(shù)板卡NCD2模擬輸出的原始數(shù)據(jù)代替了實(shí)際的二維光柵和讀數(shù)頭采集計(jì)算后輸出的原始數(shù)據(jù)。

仿真端NCD2 通過(guò)corepac 計(jì)算核心0 將原始數(shù)據(jù)經(jīng)數(shù)據(jù)總線發(fā)送到測(cè)量端。機(jī)箱背板提供兩個(gè)總線通道，控制總線和數(shù)據(jù)總線。控制板卡（CCB）通過(guò)控制總線對(duì)其它板卡下發(fā)命令，數(shù)據(jù)總線用于除CCB 之外其它板卡間的數(shù)據(jù)傳遞。本仿真平臺(tái)原始數(shù)據(jù)的傳輸是通過(guò)數(shù)據(jù)總線進(jìn)行的，原仿真平臺(tái)仿真端原始數(shù)據(jù)的傳輸是通過(guò)光纖進(jìn)行的。測(cè)量端輸入數(shù)據(jù)通道采用的是通信頻率為1.25GHz 的高速通信光纖，與原仿真平臺(tái)相比較在數(shù)據(jù)回傳方面可以提高傳輸速率。

圖3 NCD板卡內(nèi)部任務(wù)分配Fig.3 Task allocation in NCD

2 測(cè)量模型數(shù)據(jù)流設(shè)計(jì)

本仿真平臺(tái)設(shè)計(jì)的光柵尺測(cè)量模型數(shù)據(jù)流如圖4 所示。仿真端corepac 計(jì)算核心0 的模型運(yùn)算過(guò)程可分為以下五步：第一步，讀取名義位置，本仿真平臺(tái)的名義值是由代碼生成來(lái)代替現(xiàn)場(chǎng)采集的名義值；第二步，利用第一步已經(jīng)獲得的名義位置數(shù)據(jù)進(jìn)行逆模型計(jì)算，通過(guò)逆模型運(yùn)算得到掩模臺(tái)位置和姿態(tài)原始數(shù)據(jù)；第三步，通過(guò)數(shù)據(jù)總線發(fā)送由第二步算得的原始數(shù)據(jù)至數(shù)據(jù)總線；第四步，通過(guò)光纖將讀取測(cè)量端ECPS 模型計(jì)算出的掩模臺(tái)位置和姿態(tài)數(shù)據(jù)，并進(jìn)行誤差計(jì)算；第五步，通過(guò)光纖將讀取測(cè)量端ECPA 模型計(jì)算出的位置和姿態(tài)數(shù)據(jù)，并進(jìn)行誤差計(jì)算。

測(cè)量端corepac 計(jì)算核心0 執(zhí)行過(guò)程分為兩步：第一步，corepac 計(jì)算核心0 通過(guò)數(shù)據(jù)總線讀取經(jīng)過(guò)逆模型運(yùn)算的原始數(shù)據(jù)；第二步，將第一步已經(jīng)讀取的原始數(shù)據(jù)發(fā)送到共享內(nèi)存供ECPS 模型和ECPR 模型調(diào)用。

測(cè)量端corepac 計(jì)算核心1 進(jìn)行ECPS 模型運(yùn)算，運(yùn)算過(guò)程可分為以下五步：第一步，corepac 計(jì)算核心1 通過(guò)共享內(nèi)存讀取經(jīng)過(guò)逆模型運(yùn)算的原始數(shù)據(jù)；第二步，利用第一步已經(jīng)獲得的原始數(shù)據(jù)進(jìn)行簡(jiǎn)化模型A 的計(jì)算；第三步，輸出由第二步簡(jiǎn)化模型A 運(yùn)算所得的簡(jiǎn)化系數(shù)至共享內(nèi)存；第四步，通過(guò)光纖將掩模臺(tái)位置和姿態(tài)數(shù)據(jù)發(fā)送給仿真端corepac 計(jì)算核心0；第五步，利用已經(jīng)獲得的掩模臺(tái)位置和姿態(tài)數(shù)據(jù)進(jìn)行復(fù)雜模型的計(jì)算。

測(cè)量端corepac 計(jì)算核心2 運(yùn)行ECPA 模型，運(yùn)行過(guò)程可分為以下四步：第一步， corepac 計(jì)算核心2 通過(guò)共享內(nèi)存讀取corepac 計(jì)算核心0 經(jīng)過(guò)逆模型運(yùn)算的原始數(shù)據(jù)；第二步，通過(guò)共享內(nèi)存讀取簡(jiǎn)化系數(shù)；第三步，利用已經(jīng)獲得的原始數(shù)據(jù)和簡(jiǎn)化系數(shù)進(jìn)行簡(jiǎn)化模型B 的計(jì)算；第四步，通過(guò)光纖將位置和姿態(tài)數(shù)據(jù)發(fā)送給仿真端corepac 計(jì)算核心0；在不影響整體架構(gòu)正確性的同時(shí)，可以將發(fā)送簡(jiǎn)化系數(shù)放在第三步、第四步或者第五步執(zhí)行。但是為了減少延ECPA模型的等待時(shí)間，文章將發(fā)送簡(jiǎn)化系數(shù)設(shè)計(jì)為第三步。

圖4 光柵尺測(cè)量模型數(shù)據(jù)流Fig.4 Data flow in grating measurement model

3 硬件在環(huán)仿真實(shí)物平臺(tái)

本硬件在環(huán)仿真實(shí)物平臺(tái)由一臺(tái)操作電腦（裝載CCS軟件）、一個(gè)上位機(jī)操作平臺(tái)、一個(gè)標(biāo)準(zhǔn)VME 機(jī)箱、一塊CCB 板卡、兩塊NCD 板卡和一塊SBC 板卡構(gòu)成。硬件在環(huán)仿真平臺(tái)實(shí)物圖如圖5 所示。本平臺(tái)通過(guò)局域網(wǎng)將電腦、CCB 和上位機(jī)操作平臺(tái)連接在一起。電腦可通過(guò)網(wǎng)絡(luò)直接訪問(wèn)CCB 板卡，并通過(guò)可視化界面對(duì)CCB 進(jìn)行操作。通過(guò)CCS 軟件將測(cè)量模型代碼編譯成可執(zhí)行文件，然后將可執(zhí)行文件加載到兩塊NCD 板卡上。

本系統(tǒng)具體操作流程如下：

1）通過(guò)CCB 板卡對(duì)兩塊NCB 板卡進(jìn)行初始化配置。

2）通過(guò)CCB 板卡對(duì)SBC 板卡進(jìn)行初始化配置。

3）通過(guò)CCB 板卡經(jīng)命令總線向兩塊NCD 板卡加載測(cè)量模型的可執(zhí)行文件。

4）通過(guò)CCB 板卡經(jīng)命令總線向兩塊NCD 板卡的不同計(jì)算核心加載模型計(jì)算常數(shù)。

以上4 步執(zhí)行完成后，仿真端NCD2 以20KHz 的頻率輸出掩模臺(tái)位置信息原始數(shù)據(jù)；測(cè)量端NCD1 以20KHz 的頻率獲取原始數(shù)據(jù)。當(dāng)測(cè)量端NCD1 計(jì)算模型完成后，將得到的兩組掩模臺(tái)位置數(shù)據(jù)通過(guò)1.25G 高速光纖回傳到仿真端。同時(shí)，在仿真端NCD2 記錄掩模臺(tái)位置信息原始數(shù)據(jù)和通過(guò)光纖回傳的掩模臺(tái)位置數(shù)據(jù)，通過(guò)分析這兩組數(shù)據(jù)可得知NCD1 板卡的模型計(jì)算精度。在NCD1 計(jì)算模型的代碼中添加時(shí)間戳，可獲得測(cè)量模型每一步的運(yùn)算時(shí)間。

圖5 硬件在環(huán)仿真平臺(tái)Fig.5 Hardware-in-the-loop simulation platform

4 實(shí)驗(yàn)及結(jié)果分析

在本仿真平臺(tái)上進(jìn)行硬件在環(huán)仿真實(shí)驗(yàn)，模型運(yùn)算時(shí)間結(jié)果見(jiàn)表1。可以看出，模型運(yùn)算時(shí)耗主要在4 個(gè)方面：原始數(shù)據(jù)讀取、模型計(jì)算、光纖發(fā)送數(shù)據(jù)和發(fā)送簡(jiǎn)化系數(shù)。其中，光纖發(fā)送六自由度數(shù)據(jù)和發(fā)送簡(jiǎn)化系數(shù)兩方面提升顯著。原仿真平臺(tái)光纖發(fā)送六自由度數(shù)據(jù)時(shí)間為7.700us，本仿真平臺(tái)光纖發(fā)送六自由度數(shù)據(jù)時(shí)間為1.338us，性能提升82.6%；原仿真平臺(tái)發(fā)送簡(jiǎn)化系數(shù)時(shí)間為5.036us，本仿真平臺(tái)發(fā)送簡(jiǎn)化系數(shù)時(shí)間為0.447us，性能提升91.2%。

表1 模型運(yùn)算時(shí)間開(kāi)銷(xiāo)Table 1 Time overhead of model operation

從原始數(shù)據(jù)讀取來(lái)看，本仿真平臺(tái)花費(fèi)時(shí)間為4.307us，原仿真平臺(tái)花費(fèi)時(shí)間為10.024us，本仿真平臺(tái)花費(fèi)時(shí)間大約為原仿真平臺(tái)花費(fèi)時(shí)間的2/5。主要是因?yàn)樵抡嫫脚_(tái)是通過(guò)光纖進(jìn)行原始數(shù)據(jù)的發(fā)送，而本仿真平臺(tái)通過(guò)數(shù)據(jù)總線進(jìn)行原始數(shù)據(jù)的發(fā)送。數(shù)據(jù)總線傳輸一個(gè)int 型數(shù)據(jù)的時(shí)間約1.5us，光纖傳輸一個(gè)int 型數(shù)據(jù)的時(shí)間約為15us。從模型計(jì)算來(lái)看，本仿真平臺(tái)與原仿真平臺(tái)相比在計(jì)算時(shí)間方面減少約0.4us。因?yàn)楸酒脚_(tái)數(shù)值計(jì)算板卡所使用DSP 的主頻與原平臺(tái)數(shù)值計(jì)數(shù)板卡的計(jì)算核心的主頻相比并沒(méi)有提高，所以在模型計(jì)算時(shí)間只有微小減少。

從光纖發(fā)送六自由度數(shù)據(jù)時(shí)間來(lái)看，文章設(shè)計(jì)的仿真平臺(tái)花費(fèi)時(shí)間1.338us，原仿真平臺(tái)花費(fèi)時(shí)間為7.7us。本仿真平臺(tái)花費(fèi)時(shí)間大約為原仿真平臺(tái)花費(fèi)時(shí)間的1/6。主要原因有兩方面：一方面因?yàn)楸痉抡嫫脚_(tái)采用的是1.25GHz通訊頻率的光纖，原仿真平臺(tái)使用的是1GHz 通訊頻率的光纖；另一方面，因?yàn)槲恼略O(shè)計(jì)的仿真平臺(tái)使用的是多核數(shù)值計(jì)算板卡NCD，硬件有所升級(jí)。

從發(fā)送簡(jiǎn)化系數(shù)來(lái)看，文章設(shè)計(jì)的仿真平臺(tái)花費(fèi)時(shí)間為0.447us，原仿真平臺(tái)花費(fèi)時(shí)間5.036us。文章設(shè)計(jì)的仿真平臺(tái)花費(fèi)時(shí)間大約為原仿真平臺(tái)花費(fèi)時(shí)間的1/11。原仿真平臺(tái)ECPS 模型和ECPR 模型所在板卡之間的數(shù)據(jù)交互是通過(guò)數(shù)據(jù)總線進(jìn)行。本仿真平臺(tái)數(shù)據(jù)搬運(yùn)方式是將計(jì)算核心0 作為主控核，首先通過(guò)EDMA 將總線數(shù)據(jù)搬運(yùn)到共享內(nèi)存上，然后計(jì)算核心1、計(jì)算核心2 通過(guò)Cache 并行讀取共享內(nèi)存的數(shù)據(jù)。

各功能運(yùn)行時(shí)間占比如圖6 所示。就整體時(shí)間開(kāi)銷(xiāo)而言，原仿真平臺(tái)總的時(shí)間開(kāi)銷(xiāo)為 31.352us。如圖6（a）所示，其中發(fā)送線性化系數(shù)所占比例為16%，光纖數(shù)據(jù)傳輸時(shí)間所占比例為25%。本平臺(tái)總時(shí)間開(kāi)銷(xiāo)為14.242us，如圖6（b）所示。其中，發(fā)送線性化系數(shù)所占比例為3%，光纖數(shù)據(jù)傳輸時(shí)間所占比例為10%。對(duì)比可知，文章設(shè)計(jì)的仿真平臺(tái)在光纖通訊和發(fā)送線性化系數(shù)兩方面的提升幅度較大。

圖6 各功能運(yùn)行時(shí)間占比Fig.6 Proption of all function operating time

通過(guò)實(shí)驗(yàn)結(jié)果分析可知，本仿真平臺(tái)在測(cè)量端ECPS模型運(yùn)行過(guò)程中將發(fā)送簡(jiǎn)化系數(shù)放在第三步執(zhí)行，而原仿真平臺(tái)測(cè)量端ECPS 模型的發(fā)送簡(jiǎn)化系數(shù)是第五步執(zhí)行，從時(shí)序角度講，放在第五步執(zhí)行時(shí)ECPA 模型的等待時(shí)間就會(huì)延長(zhǎng)，放在第三步執(zhí)行可以縮短ECPA 模型的等待時(shí)間，綜合考慮文章將發(fā)送簡(jiǎn)化系數(shù)這一步放在第三步執(zhí)行。因此，在執(zhí)行龐大模型運(yùn)算時(shí)，合理分配執(zhí)行步驟是提高效率的有效手段。文章設(shè)計(jì)的仿真平臺(tái)ECPS 模型和ECPA模型的數(shù)據(jù)傳輸是通過(guò)共享內(nèi)存進(jìn)行，而原仿真平臺(tái)ECPS模型和ECPA 模型的數(shù)據(jù)傳輸是通過(guò)數(shù)據(jù)總線進(jìn)行。在ECPS 模型和ECPA 模型間的數(shù)據(jù)交互方面原仿真平臺(tái)數(shù)據(jù)搬運(yùn)的時(shí)間開(kāi)銷(xiāo)遠(yuǎn)大于本仿真平臺(tái)數(shù)據(jù)搬運(yùn)的時(shí)間開(kāi)銷(xiāo)。所以大數(shù)據(jù)量的數(shù)據(jù)傳輸，比較適合通過(guò)共享內(nèi)存搬運(yùn)的方式進(jìn)行。

5 結(jié)束語(yǔ)

文章研究了桂林電子科技大學(xué)杜浩等人的高精度位移測(cè)量系統(tǒng)硬件在環(huán)仿真平臺(tái)，包括硬件架構(gòu)及數(shù)據(jù)流，分析得出制約測(cè)量系統(tǒng)運(yùn)行時(shí)間縮短的因素并進(jìn)行優(yōu)化升級(jí)。設(shè)計(jì)了一種基于多核NCD 的硬件在環(huán)仿真平臺(tái)的硬件架構(gòu)，并進(jìn)行了驗(yàn)證。對(duì)比分析兩個(gè)平臺(tái)的實(shí)驗(yàn)數(shù)據(jù)可以得出：經(jīng)過(guò)優(yōu)化設(shè)計(jì)的基于多核NCD 的硬件在環(huán)仿真平臺(tái)，各個(gè)環(huán)節(jié)的運(yùn)行時(shí)間均有縮短。其中，在光纖發(fā)送六自由度和發(fā)送簡(jiǎn)化系數(shù)兩方面最為顯著，模型運(yùn)算時(shí)間縮短較小。本仿真平臺(tái)系統(tǒng)整體運(yùn)行單次時(shí)間為14.242us，原仿真平臺(tái)系統(tǒng)整體運(yùn)行單次時(shí)間為31.352us，測(cè)量模型整體運(yùn)行時(shí)間是原系統(tǒng)的1/2。

文章設(shè)計(jì)的基于多核NCD 仿真平臺(tái)與基于單核NCB仿真平臺(tái)相比較，極大地縮短了測(cè)量模型的運(yùn)算時(shí)間。隨著掩模臺(tái)位置測(cè)量算法精度需求的不斷上升，掩模臺(tái)運(yùn)動(dòng)控制精度的需求也進(jìn)一步提升，可以進(jìn)一步優(yōu)化測(cè)量模型以達(dá)到減小整體運(yùn)算時(shí)耗。