28nm 工藝低壓差線性穩壓器（LDO）設計?

宋圣宇 陳建軍 文 溢 邢海源 李夢姿 郭 陽

（國防科技大學計算機學院 長沙 410000）

1 引言

從MP3、MP4 到智能手機、平板電腦甚至智能手環、無線耳機一類的穿戴設備，便攜式電子設備已經融入到我們生活的方方面面。這些電子器件對電源的要求越來越嚴格，不僅要電源足夠穩定以滿足內核供電的需求從而達到最佳的性能，又要合理地控制功率以實現更長時間待機的要求，甚至還要合理地分配電能，盡可能延長電池使用壽命。

穩壓器是最基本的電源電路，其分為線性穩壓器和開關穩壓器，雖然開關穩壓器的效率很高，但也存在結構復雜、噪聲高、成本高、功耗高等缺點。以DC/DC開關穩壓器為例，雖然該穩壓器既可以升壓又可以降壓，但是由于其內部存在直流轉交流再轉直流的過程，故在電路方面會涉及很多片外電容使空間壓縮變得困難，且電路結構復雜、功耗高、噪聲難以控制，不適合小型電子設備使用。而線性穩壓器結構相對簡單，功耗低，且噪聲較少，響應速度快，這使得線性穩壓器在便攜式電子產品的應用優先級更高。

28nm 工藝是目前小型電子設備市場應用最廣泛的制造工藝，也是我國最新普及的工藝。設計一款28nm工藝的高性能的線性穩壓器不僅符合市場需要，也能為更高精度的電路研究做鋪墊。

現如今LDO 已不再追求大負載、大電流，而是在精度和準度上提出更高的要求。隨著IC 片上集成系統的發展，LDO 研究熱點轉向基于PMU 的片內全集成，力圖設計制造功能更完善的電源管理模塊。另外，更低的功耗、更高的電源抑制比、更快速的瞬態響應以及去除片外電容的LDO 都成為了研究的熱點。本文針對的是一款基礎LDO 的設計，通過電路結構的優化提高性能，最終在工程上滿足SerDes高速系統的需要。

2 LDO電路設計

LDO 由幾個功能模塊組成，如圖1，分別是基準電壓源、誤差放大器、功率調整管、反饋網絡［1］。另外，為提高電路穩定性，加入了啟動電路和自偏置電路。

工作原理。基準電壓源采用帶隙基準電路結構，目的是產生一個基準電壓Vref。誤差放大器為負反饋運放結構，其差分輸入端的反向輸入端為該基準電壓，正向輸入端是輸出電壓通過反饋網絡后的電壓。誤差放大器將兩輸入端的差值放大并輸出給功率調整管，功率管通過調整輸出電流的大小使系統的輸出電壓保持在穩定值。同時，通過特定方式降低基準電壓源對溫度、電源電壓波動的靈敏度［2～3］，實現整個系統輸出電壓的準確性、穩定性。

圖1 LDO基本結構

假設運放電路為理想狀態，電路開環增益為無窮大，那么有：

圖2 LDO電路圖

LDO輸出電壓的性能，與基準電壓Vref的性能直接相關。輸出電壓的大小，與Vref的大小和反饋網絡電阻的比值直接相關。

誤差放大器。LDO 電路中的誤差放大器采用兩級運放的結構，相比于折疊運放、套筒運放，兩級運放的開環增益最高，功耗和噪聲較低［4］。兩級運放的開環增益等于第一級增益與第二級增益的乘積，第一級采用差分放大器結構，目的是提供更高的增益，第二級采用共源極放大結構，放大輸出擺幅［5～6］。

圖3 兩級運算放大器

其中，N6 和N7 組成共源極放大器結構，其中N6 在功能上作為有源負載電阻使用，最終結果由漏極輸出。N7 采用NMOS 管，襯底與地同電位可以忽略襯底調制效應。另外，為了增大相位裕度，引入了米勒電容Cc進行頻率補償［9］，但是這個電容會導致系統的速度變慢，不過帶隙基準電路只對精度有要求，對速度要求不高。所以這里采用犧牲速度的方式提高系統的精度，是電路設計中折中的體現［6］。

第一級差分放大增益：

第二級共源極放大增益：

兩級運放的增益：

圖4 功率調整管

功率調整管。功率管一般用在電路末級驅動負載，提供大電流輸出，還將誤差放大器的輸出電壓轉化為電流變化，進而通過電阻形成LDO 的輸出電壓及反饋電壓［8］。

PMOS 管的導通壓降和靜態電流相比于其他功率管的實現方式都是最小的，另外，PMOS 管柵極阻抗很大，基本沒有電流通過，使運放輸出端的輸出阻抗不重要。考慮到低功耗和大電流負載，選用PMOS場效應管作為功率管［10］。

自偏置電路的波動對LDO 電路的影響，在LDO電路中增加了自偏置電路結構，給后續的電路提供穩定的偏置。本設計中在BG 和LDO 電路中均增加了自偏置電路，以降低電源波動對電路的影響，提高電源抑制比和線性調整率，使系統更加穩定。

圖5 自偏置電路

根據場效應管的電壓特性曲線可知，處于飽和狀態的MOS 管，其源漏電流在一定范圍內與源漏電壓弱相關，與柵源電壓關系較大。所以可以采用圖5 的結構，第一級電流鏡為第二級提供電壓偏置，第二級控制輸出。如圖，第一級兩PMOS 管有相同的尺寸，則Iout=Iref，且此時電源電壓接源極，其波動影響源漏電壓，對漏極電流的影響被減小。但是由于RS電阻的存在，使得Iout變小，所以對于第二級的NMOS 管，可以寫出：VGS1=VGS2+IoutRS，根據場效應管特性公式得：

忽略體效應，整理得：

由上式可以看出，此時的輸出電流與電源電壓無關，僅是工藝參數的函數［10］。注意，由于M1、M2的源極點位不相等，所以計算中VTH1=VTH2存在誤差，這種情況可以通過在M3 的源極串入一個電阻來解決。另外，由于計算過程忽略了體效應，所以在設計電路時要盡量增大晶體管的溝道長度，以降低體效應。

圖6 多層自偏置電路

為減少電路冗余，簡化電路結構，這里電流鏡采用了多層級的結構，目的是降低電流，得到合適的輸出電壓。右側支路引出多個輸出端口，電壓成階梯狀遞減，為后續電路提供不同的電壓偏置，這樣就避免了每一個電路都需要一個單獨的自偏置結構。

啟動電路。啟動電路要保證電路在通電時能夠進入正常工作的狀態，并且在電路正常工作后不產生額外的功耗［11］。本文設計在BG 電路和LDO中均增加了相同結構的啟動電路，能夠在電路通電時促使運放電路和自偏置電路正常工作，并且此后不產生額外功耗。

圖7 自偏置啟動電路

如圖7，電路通電后，根據場效應管的導通原理，P1、P2、N1均處于導通狀態，使得啟動電路的輸出bias1 為低電平。而bias1 連接自偏置電路第一級的PMOS 場效應管柵極，使得自偏置電路正常工作。而N2、N3、P3 均處在截至區，故啟動電路中沒有電流通過，實現了功耗的降低。

圖8 運放啟動電路

如圖8，當電路通電后，此時運放輸出端A_out為零，P1 管導通使得W1 電壓升高，而后N1，N2 導通使得W2 近似與地短接，P2 變為導通狀態，使得運放輸出端有電流流入，進而反饋電壓升高，運放電路正反向輸入端產生壓差后開始正常工作。啟動完畢后，N1、N2管截止，啟動電路內電流消失，降低了功耗。

圖9 BG電路基本結構

BG 電路設計。BG 電路在功能上產生一個與溫度和電源變化都無關的電壓基準［12］。如圖9，BG電路在功能上分為零溫度系數電壓產生電路、自偏置電路、運放電路、啟動電路。由于BG電路與LDO電路中的自偏置電路、運放電路、啟動電路均采用了相同的電路結構，不再贅述。

零溫度系數電壓產生電路。由于現實工藝和物理特性的限制，實際生產中不可能直接得到不受溫度影響的電子元器件。但是，對于隨溫度變化而變化方向相反的電壓V1和V2，利用電路構建系數α1和α2使得，這樣就得到了具有零溫度系數的電壓基準［1］。研究表明，雙極晶體管的基極-發射極電壓，即pn 結的正向電壓，具有負溫度系數特性，而兩個雙極晶體管工作在不相等的電流密度下，那么它們的基極-發射極電壓之差與絕對溫度成正比。這樣既得到了負溫度系數電壓又得到了正溫度系數電壓，依據以上原理，大部分設計參考文獻采用了圖10的結構［12］。

圖10 零溫度系數電壓產生電路

如圖10。A 是一個深度負反饋的運算放大器，目的是鉗制X、Y 兩點的電壓相等，VY=VY［15］。接著，分析可以得出，電阻R3兩端的電壓就是兩個雙極晶體管的基極-發射極電壓差，VR3=VBE1-VBE2=VTln n。這里，假設兩支路的電流相等，Q2實際上被分割為n 份，流經每一份的電流都是。右側支路電流為VTln n/R3，因此輸出電壓為

這個電壓中既有溫度負相關電壓VBE2，也有溫度正相關電壓VT，接下來只要保證系數相等那么輸出電壓的溫度系數就能達到零。

不同于圖10 的電路結構，本文設計的的零溫度系數電壓是由電流主導的形式。

如圖11。電路被劃分為三個平行的支路，與電源直接相連的是尺寸相同的場效應管，組成電流鏡結構。假設三個支路的電流分別為I1、I2、I3，那么依據電流鏡的原理有 I1=I2=I3=。VBE1 是Q1 的基極-發射極電壓，VBE2是Q2基極-發射極電壓。再根據上文原理講述的雙極晶體管的電壓及電壓差特性得到：

等式兩邊分別對溫度求導得：

為使Vout達到零溫度系數，只需其對溫度的導數為零，即保證：

圖11 電流主導的零溫度系數電壓電路

比較兩種方法不同的輸出電壓表達式即可發現本文設計的電路的優勢。首先，本文設計的電路只需要調整電阻R5的阻值即可實現輸出電壓的調整，并且不會影響正負溫度系數的比值。其次，由于采用電流鏡的結構，輸出支路被獨立出去不會影響內部電路，故降低了負載變化對輸出電壓的影響。最后，電流鏡結構中處于飽和區的場效應管會一定程度上降低電源對此電路的影響能夠有效提高BG 電路的電源抑制比。在后續的仿真工作中，得到兩種不同的電路結構得到的溫度系數差異較大，本文設計的電路的溫度系數僅為傳統電路的一半。

3 LDO電路仿真

本節針對設計的電路的多個性能指標進行了仿真，并重點驗證了BG 電路在溫度系數性能參數上的表現［15］。

LDO 電源抑制比仿真。驗證LDO 電路對電源電壓噪聲的抑制能力［17］。如圖12，設置交流信號為1V，頻率變化范圍為1Hz～1GHz，在交流信號頻率為1kHz時，電源抑制比達到61.5dB，大于既定的60dB的指標。

圖12 LDO電路電源抑制比仿真

LDO 線性調整率仿真。表征當電源電壓發生變化時，輸出電壓能夠保持穩定的能力［17］。在1.8V的電源電壓基礎上，串聯±100mV的方波，強制電源出現大范圍波動，得到輸出端變化如圖13。

圖13 LDO電路線性調整率仿真

當電源電壓變化為1.8V±100mV 時，輸出電壓在904.5mV～896.5mV 的范圍內變化，約為900mV±4.5mV，量化計算：

LDO 負載調整率仿真。指LDO 電路的負載在發生變化時，輸出電壓減小變化量的能力［18］。仿真時加入輸出負載，并將負載電阻的阻值設置為1Ω～100Ω的變化量，其余條件均設置為理想狀態。仿真得到輸出電壓隨負載電阻的變化情況如圖14。

負載電阻從1Ω～8Ω變化時，輸出電壓陡升，變化幅度較大，證明在低負載的情況下，負載電路對LDO 影響較大。而在大于8.16Ω后，輸出電壓保持在0.9V 基本不變。選取負載變化范圍為10Ω～5kΩ，輸出電流的變化大小為75mA，輸出電壓變化約為0.8mV，則負載調整率為

圖14 LDO電路負載調整率仿真

圖15 LDO電路功耗仿真

LDO 功耗仿真。在LDO 電路正常工作狀態下，計算流過系統的總電流和總電壓的乘積。由于電流是隨著負載的變化而變化的，所以這里設置負載變化范圍1Ω～5kΩ，分析電流的變化情況。如圖15。當負載大于8Ω時，電路工作狀態正常，此時的電流先是隨著負載增大而下降，后超過2kΩ后，系統電流趨于穩定，約為1.69mA［19］。

LDO 輸入輸出最低電壓差仿真。為得到輸入輸出電壓的最小壓差，設計仿真為，輸入電壓從額定的1.8V 逐漸下降，觀察輸出電壓的情況，找到輸出電壓開始出現較大變化的閾值。如圖16。

圖16 LDO電路輸入輸出壓差仿真

觀察到臨界點為0.94867V，當輸入端電壓大于該值時，輸出電壓相對穩定，約為0.9V，當電源電壓小于該值時，輸出電壓出現陡降，電路線性度較差，開始不穩定。利用臨界點計算輸入輸出電壓差：

Vin-Vout=0.94867V-0.9V=48.67mV

LDO電路噪聲仿真。利用軟件工具，仿真得到LDO電路輸入輸出噪聲如圖17和圖18［20］。

圖17 LDO電路輸入噪聲

圖18 LDO電路輸出噪聲

BG 電路溫度系數仿真。溫度系數反映了電路受溫度變化影響的程度［20］。這里單獨對BG電路進行溫度系數仿真，設置溫度變化范圍-50℃～125℃，仿真得到此區間內輸出電壓的變化情況如圖19。

計算溫度系數如下：

在相同的仿真條件下，采用前文提到的另一種電路實現方式，仿真得到的溫度系數為65.5ppm/℃，表現的不如本文設計的電路。

4 結語

本文設計了一款基于28nm工藝的低功耗低噪聲低壓差線性穩壓器，功能上可以穩定輸出0.9V的電壓，最大提供100mA 的工作電流。通過仿真得到的性能參數，本文設計的LDO 電路的各項性能均已達到設計指標。創新設計的電流驅動的零溫度系數電壓產生電路，相較于傳統的結構在溫度系數方面表現得更加出色。綜合上文仿真結果，得到電路的性能參數如表1。

表1 電路仿真參數表