數(shù)字下變頻算法分析和仿真

張晶晶

摘 要：本文提出當輸入中頻頻率可變時，通過改變AD采樣率，使之與中頻頻率相適應(yīng)。即將DDC與DDS相結(jié)合的實現(xiàn)方法。詳述了中頻信號頻率從60MHz到80MHz，碼元速率為1.338M/s時的具體DDC實現(xiàn)方法。最后，通過Simulink對數(shù)字下變頻的性能進行了仿真，并且在QuartusⅡ下用測試電路實測了數(shù)字下變頻的性能。

關(guān)鍵詞：數(shù)字下變頻; FPGA; 半帶濾波器

中圖分類號：TN911.6? ? ? ? ? ?文獻標識碼：A? ? ? ?文章編號：1006-3315（2019）8-198-001

一、數(shù)字下變頻的工作原理及關(guān)鍵技術(shù)

數(shù)字下變頻器的組成與模擬下變頻類似，包括數(shù)字混頻器、數(shù)字控制振蕩器（Numerically Controlled Oscillator-NCO）和低通濾波器（LPF）三部分。從頻譜上看，數(shù)字下變頻將輸入信號從中頻變換到基帶。這樣的處理由兩步完成：量化后的中頻數(shù)字信號進入數(shù)字下變頻器后，先與數(shù)字控制振器NCO （Numerically Controlled Oscillator）產(chǎn)生的本地數(shù)字信號混頻，然后經(jīng)過低通濾波，信號變?yōu)榛鶐盘枴?/p>

數(shù)字控制振蕩器在DDC中相對來說是比較復(fù)雜的，也是決定DDC性能的最主要因素之一。NCO的目標是產(chǎn)生一個頻率可變的正弦波樣本。DDC工作時，每向DDC輸入一個待下變頻的信號采樣樣本，NCO就增加一個相位增量，然后按照相位累加角作為地址，檢查該地址上的數(shù)據(jù)，并輸出到數(shù)字混頻器，與信號樣本相乘，乘積樣本在經(jīng)低通濾波器后輸出，這樣就完成了數(shù)字下變頻。

二、數(shù)字下變頻的實現(xiàn)

1.在MATLAB下仿真數(shù)字下變頻

（1）仿真模塊的具體結(jié)構(gòu)

在MATLAB下運用Simulink仿真工具對數(shù)字下變頻進行了仿真，DDC的頂層結(jié)構(gòu)Subsystem1和Subsystem2兩部分組成。其中，Subsystem1為數(shù)字序列生成模塊，產(chǎn)生數(shù)字下變頻模塊中頻信號。本文所設(shè)計的數(shù)字下變頻模塊可應(yīng)用到所有中頻采樣的解調(diào)器中。Subsystem2是數(shù)字下變頻中的核心部分，其中包括混頻、濾波兩部分。在Subsystem2模塊中先由數(shù)字控制振蕩器產(chǎn)生一個頻率可變的正弦波樣本。

DDC工作時，在每向DDC輸入一個下變頻的信號采樣本時，NCO就增加一個相位增量，然后，按照相位累加角度作為地址，檢查該地址上的數(shù)值，并輸出到數(shù)字混頻器，與信號樣本相乘，乘積樣本再經(jīng)過低通濾波器濾波后輸出，這就完成了數(shù)字下變頻。

（2）Simulink的仿真結(jié)果

圖1給出了輸入中頻為70MHz時信號在零頻附近的頻譜圖以及下變頻后得到的基帶信號。

從仿真結(jié)果可以看出，當改變中頻信號頻率時，本文所設(shè)計的數(shù)字下變頻結(jié)構(gòu)可以完成將輸入信號從中頻搬移到基帶的功能。

2.在QuartusⅡ下仿真數(shù)字下變頻

DDC具體用FPGA實現(xiàn)，本文用Verilog語言編寫了相應(yīng)的程序，并用QUARTUSⅡ軟件進行仿真。輸入中頻為70MHZ，碼元速率為1.338M/s，采樣率為11.2MHz。QuartusⅡ仿真時序波形如下圖所示，其中ad_date為輸入的中頻數(shù)字序列，i和q為兩路輸出結(jié)果。

將QuartusⅡ下仿真得到的時序波形結(jié)果與MATLAB仿真結(jié)果相互吻合。由此驗證了本文所提出的當輸入中頻頻率可變時，通過改變AD采樣率，使之與中頻頻率相適應(yīng)來實現(xiàn)DDC的方法的正確性。這種方案實現(xiàn)簡單，節(jié)省資源，適用于信號帶寬較小時的情況。

參考文獻：

[1]宗孔德.多速率信號處理，北京：清華大學(xué)出版社，1996

[2]夏宇聞編著.Verilog數(shù)字系統(tǒng)設(shè)計教程，北京：北京航空航天出版社，2003