支持資源管理的工業設計空間探索框架

【摘要】：當前的多核設計方法由于描述部署場景的工作負載的實際多樣性，在質量方面面臨著越來越大的不可預測性。為此，這些系統公開了一組動態參數，這些參數可以在運行時進行調整，以在性能方面實現指定的服務質量（QoS）。運行時管理器操作系統模塊負責通過控制每個應用程序的總體任務級并行度以及每個系統核心的操作頻率，將指定的QoS與可用的平臺資源相匹配。

在本文中，我們介紹了一個設計空間探索框架，通過在工業多核平臺上重新配置軟件來實現和支持增強的資源管理。從一方面來說，框架在設計時運行，以確定一組有希望的操作點，這些操作點代表了目標功耗和性能方面的最佳權衡。在部署系統后使用操作點來支持增強的資源管理策略。這是由一個輕量級的資源管理層完成的，該層過濾并選擇每個應用程序的最佳并行性和每個核心的操作頻率，以實現外部世界和/或用戶施加的QoS約束。

一、引言

多處理器片上系統和芯片多處理器正在成為嵌入式體系結構設計和生產的實際工業標準。這些架構通常采用基于平臺的設計方法進行設計，以滿足上市時間限制，同時確保一定程度的結果質量。在此背景下，建立了一套參數化的片上系統仿真模型，并對其進行了評估，以便在設計時對系統結構進行精確優化，使其能夠滿足目標應用要求。

然而，由于與部署場景相關的不確定性，傳統的設計技術面臨著越來越大的困難。事實上，由于體系結構的復雜性越來越高，幾乎不可能確定與可用體系結構資源與動態需求（即性能和功耗）匹配的最佳靜態配置。因此，對于運行時可以更改的所有參數，例如與應用程序相關聯的核心數量及其工作頻率，

運行時管理器利用一組預先確定的運行時配置（或操作點），這些配置是在設計時確定的（見圖1），通過一個架構模擬器分析和探索架構運行時參數對QoS的影響。操作點包括有關功耗、吞吐量和資源使用的信息/知識，這些信息/知識與硬件/軟件基礎設施的每個運行時參數配置相關。運行時管理器的總體目標是合理分配運行時參數，以在滿足吞吐量QoS的同時最小化功率。

在本文中，我們將核心數量和頻率作為應用程序的運行時可配置參數。因此，我們假設：

·可以通過版本控制更改系統上運行的每個應用程序的任務級并行性。

·與每個磁芯相關的頻率可以動態更改（或縮放）。

然后，我們介紹了一個設計空間探索框架，用于實現和支持增強的資源管理。

論文的組織結構如下。第二部分介紹了多處理器運行時管理的現狀。第三節介紹了目標架構和提議的設計框架，而第四節描述了一個用例研究。最后，第五節總結了這項工作的相關貢獻。

人工智能背景

傳統的控制功耗和吞吐量的方法是基于減緩或關閉芯片平臺上系統的系統資源。事實上，動態電壓和頻率標度（dvfs）已經使用了十多年，通過使用開環和/或閉環控制策略（參見示例）來最小化動態功耗。通常，傳統的控制系統通過在一組離散功率模式中選擇電壓和頻率對來運行，這屬于功率/性能目標函數的帕累托邊界。

許多核心系統的運行時資源管理試圖通過利用并行性的巨大可用性來擴展前面的方法。事實上，許多核心系統提供了一個新的維度（即核心數量），除了頻率和電壓外，還可以利用它來增強功率和性能控制回路。特別是，單個應用程序的不同并行版本可用于權衡處理器（或資源）的數量與性能和功耗。

在可控參數集合中加入并行性，極大地增加了操作模式的空間。需要創新和高效的運行時資源管理技術來幫助或完全取代基于電源模式的傳統控制。該領域的最新研究通過將其建模為多維多選背包問題（MMKP）并通過專門的啟發式方法解決該問題。其他作者

已經證明了綜合最佳多核架構和協同運行時資源適應機制的可行性。

該方法的目標是在部署時實現所需的QoS，同時最小化功耗和最大化多核的使用。它結合了一個設計時分析和優化階段，以及一個運行時管理器操作系統層，運行在系統上可用的多個內核之一上。在深入研究該方法的描述之前，我們先介紹了我們的目標體系結構、基準和QoS定義。

ADRES核心是一個高效、靈活的架構模板，它結合了一個非常長的指令字（VLIW）DSP和一個粗粒度陣列。VLIW DSP利用指令級并行性，有效地執行控制流代碼。該陣列包含多個功能單元，利用高度的循環級并行性加速數據流循環。

在我們的研究中，與每個ADRES核心相關的頻率φ可以獨立于其他頻率而變化，而強臂運行在206MHz。每個核心的實際頻率范圍是：Φ=20、60、100、140、180、220 MHz。ADRES互連總線由32位寬的全交叉條組成。

工具鏈和基準。多核系統由編程工具鏈支持，該工具鏈能夠在指定數量的核上自動映射應用程序的C級描述。在這里，我們將考慮作為一個目標應用程序一個針對4CIF分辨率的MPEG4編碼器。此外，我們假設一個或多個MPEG4編碼器應用程序可以通過適當的應用程序二進制版本占用一個或多個內核（或系統資源）（見圖2）。

性能和功率模型。下一節介紹的實驗評估已經用高性能、高水平的多核ADRES模擬機（HLSIM）進行了收集。HLSIM利用了有關執行時間和功耗的反向注釋信息，這些信息來自于一個使用Coware平臺設計工具構建的周期準確的事務級模擬器。HLSIM報告了運行MPEG4基準測試的目標體系結構的執行時間和功耗。利用臺積電90nm參考工藝技術計算了系統的功耗。

作者簡介：翟佃森（1995.11—），男，漢族，籍貫：山東濱州，齊魯工業大學藝術設計學院，18級在讀研究生，碩士學位，專業：工業設計，研究方向：農業機械設計。