數(shù)字基帶編碼測(cè)井信號(hào)雙向傳輸硬件設(shè)計(jì)

楊賀

(大慶油田責(zé)任有限公司測(cè)試技術(shù)服務(wù)分公司,黑龍江大慶163000)

0 引 言

中國(guó)測(cè)井領(lǐng)域常用的數(shù)字基帶編碼測(cè)井信號(hào)傳輸碼型[1]有雙極性歸偏曼徹斯特碼型(一種為傳輸速率為5.7292 kbit/s,一幀10個(gè)曼徹斯特碼字參數(shù)信息,傳輸周期為40 ms,符合DDLIII傳輸標(biāo)準(zhǔn);一種為傳輸速率為11.45 kbit/s,一幀16到60個(gè)曼徹斯特碼字參數(shù)信息,傳輸周期不定,高4～6 bit為參數(shù)地址);3508雙極性曼徹斯特碼型(傳輸速率為20.83 kbit/s);PCM碼(傳輸速率最高72 kbit/s左右,數(shù)據(jù)位有15 bit或23 bit,一位負(fù)脈沖同步位);3506PCM是一種雙極性歸零制編碼(3506PCM每一數(shù)據(jù)幀有17個(gè)數(shù)據(jù)字,每個(gè)數(shù)據(jù)字有16個(gè)數(shù)據(jù)位,上傳PCM傳輸波特率8 kbit/s,幀周期238 ms)。

對(duì)于不同編碼方式及不同傳輸速率的數(shù)字基帶編碼測(cè)井信號(hào),需要專用的地面測(cè)井模塊進(jìn)行信號(hào)處理,前端處理電路有阻容耦合方式和變壓器耦合方式。本文介紹了在基于PXI總線的地面系統(tǒng)研發(fā)項(xiàng)目中,采用多種方式進(jìn)行編碼測(cè)井信號(hào)耦合及前端預(yù)處理,利用靈活方便的現(xiàn)場(chǎng)可編程門陣列FPGA[2]進(jìn)行數(shù)字基帶信號(hào)編、解碼的生產(chǎn)測(cè)井地面硬件設(shè)計(jì)。

圖1 阻容耦合和信號(hào)濾波電路圖(解釋如何電纜匹配)

1 數(shù)字基帶測(cè)井信號(hào)電纜匹配硬件設(shè)計(jì)

地面測(cè)井設(shè)備解調(diào)測(cè)井電纜基帶傳輸編碼信號(hào)并下發(fā)測(cè)井命令,其根本前提是地面設(shè)備與測(cè)井電纜匹配濾波網(wǎng)絡(luò)的配置及測(cè)井命令下傳驅(qū)動(dòng)電路的設(shè)計(jì)。

測(cè)井電纜的傳輸性能與所傳輸信號(hào)的頻率密切相關(guān)[3],對(duì)于低頻段信號(hào),測(cè)井電纜呈現(xiàn)阻性特征;對(duì)于中頻段信號(hào),測(cè)井電纜呈現(xiàn)容性特征;對(duì)于高頻段信號(hào),測(cè)井電纜呈現(xiàn)感性特征。在直流信號(hào)或低頻段信號(hào),測(cè)井電纜的阻性特征使脈沖幅度降低,地面電纜匹配網(wǎng)絡(luò)對(duì)測(cè)井信號(hào)的恢復(fù)比較容易。測(cè)井電纜容性特征使編碼脈沖相位滯后,脈沖寬度增大,增大到一定程度就會(huì)產(chǎn)生脈沖信號(hào)混疊現(xiàn)象。同時(shí),測(cè)井電纜呈現(xiàn)容性特征,會(huì)使基帶數(shù)字編碼測(cè)井信號(hào)的上升或下降變慢,從而導(dǎo)致波形的畸變,產(chǎn)生信道間干擾和符號(hào)間干擾。測(cè)井電纜感性特征使高頻信號(hào)衰減嚴(yán)重、相位超前。對(duì)于編碼信號(hào)而言,測(cè)井電纜的容性特征和感性特征都會(huì)使基帶傳輸編碼信號(hào)波形失真,地面解調(diào)非常困難。對(duì)于20.83 kbit/s以下頻率的雙極性曼徹斯特碼信號(hào),可以認(rèn)為測(cè)井電纜同時(shí)具有阻性特征和容性特征并忽略測(cè)井電纜感性特征。由于PCM碼信號(hào)本身電纜平衡性差,有信號(hào)混疊現(xiàn)象和碼間干擾,目前只有超聲電視和磁記憶儀器所采用,所以本文主要以曼徹斯特碼信號(hào)為例加以敘述。

1.1 數(shù)字基帶雙極性曼徹斯特碼信號(hào)輸入電纜匹配

對(duì)于雙極性歸偏曼徹斯特碼型,傳輸速率為5.729 2 kbit/s的基帶編碼信號(hào),地面電纜匹配網(wǎng)絡(luò)根據(jù)生產(chǎn)測(cè)井常用4 000 m電纜,每千米33 Ω電阻、0.1 μF電容參數(shù),計(jì)算通頻帶選擇電容及電阻,設(shè)計(jì)為阻容耦合及信號(hào)濾波網(wǎng)絡(luò)(見圖1)。阻容耦合對(duì)于接收頻率較低的基帶傳輸數(shù)字編碼信號(hào)方便實(shí)用。缺點(diǎn)是對(duì)編碼脈沖的上升沿或下降沿來(lái)說(shuō)有拖尾現(xiàn)象,并且不容易消除干擾脈沖。

圖2 信號(hào)變壓器和信號(hào)濾波電路圖

對(duì)于雙極性曼徹斯特碼型,傳輸速率20.83 kbit/s的基帶編碼信號(hào),地面電纜匹配網(wǎng)絡(luò)可以設(shè)計(jì)為信號(hào)變壓器+信號(hào)濾波網(wǎng)絡(luò)(見圖2)。應(yīng)用脈沖信號(hào)變壓器進(jìn)行信號(hào)耦合,可以去除直流分量,符合1553B信號(hào)傳輸標(biāo)準(zhǔn)[4]。同時(shí),信號(hào)干擾通常以同樣的方式影響脈沖變壓器的2路輸出。如果2路輸出上的電壓都改變,則由于相減的結(jié)果干擾可被消除,信號(hào)信息依然清晰。滿足信號(hào)傳輸特征頻率的信號(hào)變壓器可以對(duì)編、解碼信號(hào)進(jìn)行邊緣觸發(fā)信號(hào)進(jìn)行雙向傳輸。

圖3 差動(dòng)運(yùn)算放大器和HA-5002驅(qū)動(dòng)芯片電路

1.2 數(shù)字基帶雙極性曼徹斯特碼信號(hào)輸出電纜匹配

測(cè)井經(jīng)常使用的傳輸驅(qū)動(dòng)電路:一種是以集成驅(qū)動(dòng)芯片或厚膜驅(qū)動(dòng)芯片為核心的驅(qū)動(dòng)電路(見圖3),另一種是以驅(qū)動(dòng)信號(hào)變壓器為核心和MOS驅(qū)動(dòng)管組成的組合驅(qū)動(dòng)電路,2種電路功能類似。由于MOS管組合驅(qū)動(dòng)電路信號(hào)頻率范圍比較大,不用雙極性電源,所以基于PXI總線的數(shù)控測(cè)井地面系統(tǒng)采用驅(qū)動(dòng)信號(hào)變壓器方式。

圖4為地面測(cè)井模塊向測(cè)井儀器下發(fā)雙極性曼徹斯特碼信號(hào)采用驅(qū)動(dòng)變壓器電路。利用信號(hào)變壓器可以方便調(diào)節(jié)驅(qū)動(dòng)電纜匹配電阻,抵消同相脈沖干擾,降低電纜反射效應(yīng)。

圖4 MOS驅(qū)動(dòng)管和信號(hào)輸出變壓器電路圖

2 曼徹斯特碼解碼方式[5]的選擇

2.1 利用HD15530和HD-6408專用曼徹斯特碼芯片進(jìn)行硬件雙向編、解碼

專用曼徹斯特編碼解碼器的優(yōu)點(diǎn)是內(nèi)部結(jié)構(gòu)緊湊,無(wú)冗余電路,功耗低,HD-15530、HD-6409都只有50 mW的功耗,具有編碼、解碼、數(shù)據(jù)中繼多種工作方式,工作穩(wěn)定可靠。缺點(diǎn)是數(shù)據(jù)的輸入輸出均為串行方式,在實(shí)際應(yīng)用中,需要增加并入串出和串入并出移位寄存器實(shí)現(xiàn)并/串、串/并轉(zhuǎn)換,而且在傳輸過(guò)程中實(shí)現(xiàn)數(shù)據(jù)的輸入輸出對(duì)操作時(shí)序有較嚴(yán)格的要求,這對(duì)于單片機(jī)等并行接口系統(tǒng)來(lái)說(shuō)過(guò)于繁瑣。

2.2 利用MCU和DSP進(jìn)行軟件編、解碼

在這種方式下需要MCU和DSP有很高的工作頻率,由于地面MCU和DSP還有很多數(shù)據(jù)采集及處理工作,編、解碼占用非常多的時(shí)間,資源占用大、功耗高,所以地面測(cè)井模塊很少采用此方案。

2.3 利用FPGA現(xiàn)場(chǎng)可編程門陣列進(jìn)行數(shù)字基帶信號(hào)編、解碼

這種工作方式的開發(fā)手段是采用VHDL和Verilog語(yǔ)言,用編、解碼時(shí)序狀態(tài)機(jī)模型進(jìn)行軟件編程,硬件實(shí)現(xiàn)。FPGA時(shí)序穩(wěn)定,定時(shí)精確。采用N倍信號(hào)傳輸速率的編、解碼時(shí)鐘,采用邊沿觸發(fā)模式,冗余度高,工作可靠[6]。因此,基于PXI總線的新型數(shù)控測(cè)井地面系統(tǒng)研發(fā)項(xiàng)目,采用了FPGA進(jìn)行數(shù)字基帶信號(hào)編碼、解碼。

3 FPGA雙向數(shù)據(jù)傳輸?shù)挠布O(shè)計(jì)原理

圖5是基于PXI總線的FPGA采集測(cè)井編碼信號(hào)的硬件設(shè)計(jì)原理框圖。測(cè)井信號(hào)是雙向的,一方面信號(hào)經(jīng)過(guò)電纜輸入到測(cè)井模塊信號(hào)調(diào)理端口;另一方面地面主機(jī)的實(shí)時(shí)命令通過(guò)測(cè)井模塊功率驅(qū)動(dòng)口經(jīng)電纜下傳到井下儀器中。

圖6 FPGA內(nèi)部設(shè)計(jì)框圖

圖5 基于PXI總線的測(cè)井信號(hào)FPGA數(shù)據(jù)采集原理框圖

在圖5中,常規(guī)測(cè)井?dāng)?shù)字基帶信號(hào)類型包括正、負(fù)脈沖復(fù)合類型(含PCM編碼);單極型脈沖型;歸偏曼徹斯特碼型;3508雙極性曼徹斯特碼型等測(cè)井信號(hào)經(jīng)過(guò)多頻段濾波電路,消除電纜畸變和工頻噪聲影響。數(shù)字基帶編碼測(cè)井信號(hào),通過(guò)前端處理電路使測(cè)井信號(hào)經(jīng)過(guò)整形處理、放大滿足TTL電平。在經(jīng)過(guò)電平轉(zhuǎn)換芯片達(dá)到滿足FPGA電平需要進(jìn)入FPGA[7]。

FPGA功能單元按功能劃分主要分為2個(gè)部分:對(duì)脈沖信號(hào)和深度信號(hào)的計(jì)數(shù)與頻率測(cè)試;完成和井下設(shè)備的通信功能。FPGA內(nèi)部設(shè)計(jì)規(guī)劃如圖6所示,其中EBC Interface的作用主要是根據(jù)從PPC的EBC接口時(shí)序完成PPC與FPGA之間的讀寫操作;Regs包括了對(duì)通信和計(jì)數(shù)子模塊進(jìn)行控制的配置寄存器,進(jìn)行數(shù)據(jù)收發(fā)和計(jì)數(shù)器數(shù)值的數(shù)據(jù)寄存器,以及控制AD9850的控制寄存器等。數(shù)據(jù)發(fā)送時(shí),首先把需要發(fā)送的數(shù)據(jù)保存在發(fā)送寄存器里面,在軟件的控制下把數(shù)據(jù)輸入到相應(yīng)的通信子模塊,經(jīng)過(guò)編碼后發(fā)送出去。接收數(shù)據(jù)時(shí),由于物理通道有3個(gè),根據(jù)軟件設(shè)置由FPGA內(nèi)的多路選擇器進(jìn)行切換。相應(yīng)的通信子模塊將收到的串行數(shù)據(jù)解碼后放入各自模塊的接收FIFO[8]中。FPGA內(nèi)部的DEPTH_MEAS和TIMER實(shí)現(xiàn)對(duì)深度信號(hào)以及時(shí)間的測(cè)量;TRIG_MODULE模塊主要提供觸發(fā)選擇控制,根據(jù)軟件設(shè)置可選擇幀觸發(fā)、等深度觸發(fā)、等時(shí)間觸發(fā)、PXI觸發(fā)以及軟件觸發(fā),當(dāng)觸發(fā)信號(hào)產(chǎn)生時(shí),FPGA向PPC發(fā)出中斷,各個(gè)處于工作狀態(tài)的解碼模塊,脈沖測(cè)量模塊,深度測(cè)量模塊,時(shí)間計(jì)數(shù)模塊保存當(dāng)前數(shù)據(jù)。PPC在查詢各模塊數(shù)據(jù)準(zhǔn)備完畢后,讀取接收FIFO中的數(shù)據(jù)。FIFO存儲(chǔ)器的特點(diǎn):不需要地址尋址,可簡(jiǎn)化控制信號(hào);數(shù)據(jù)寫入和讀出不依賴于數(shù)據(jù)速率,可以慢寫快讀、也可快寫滿讀;進(jìn)行數(shù)據(jù)寬度和存儲(chǔ)深度的擴(kuò)展不會(huì)增加額外的時(shí)間延遲,因此滿足了實(shí)際測(cè)井要求。FPGA內(nèi)部可配置數(shù)據(jù)FIFO和命令FIFO,地面主機(jī)通過(guò)POWER PC(CPU)完成PXI總線映射,并向命令FIFO發(fā)送井下儀器控制命令,FPGA內(nèi)部由編碼時(shí)序狀態(tài)機(jī)完成分步實(shí)時(shí)編碼,并實(shí)時(shí)通過(guò)電平轉(zhuǎn)換和功率驅(qū)動(dòng)組合電路完成向井下儀器的命令傳送。通過(guò)以上處理過(guò)程,完成了數(shù)字基帶編碼測(cè)井信號(hào)的雙向數(shù)據(jù)傳輸。

4 結(jié)束語(yǔ)

(1)常規(guī)數(shù)字基帶編碼測(cè)井信號(hào),通過(guò)外圍電路進(jìn)行電纜匹配和多頻段濾波電路及相應(yīng)電平轉(zhuǎn)換,由FPGA完成解碼并通過(guò)映射PXI總線完成數(shù)據(jù)采集。同樣,下井命令也是通過(guò)映射PXI總線送入FPGA內(nèi)部命令FIFO,通過(guò)電平轉(zhuǎn)換和驅(qū)動(dòng)組合電路完成向井下測(cè)井儀器的命令傳送。所以FPGA是PXI總線數(shù)字基帶信號(hào)測(cè)井模塊重要的地面硬件核心設(shè)計(jì)。

(2)FPGA和CPU相互連接,靈活控制測(cè)井信號(hào)的數(shù)據(jù)采集方式,硬件設(shè)計(jì)冗余度好。由于FPGA編、解碼設(shè)計(jì)靈活,內(nèi)部邏輯可以根據(jù)實(shí)際測(cè)井需要,由地面主機(jī)控制進(jìn)行FPGA配置寄存器控制,可以優(yōu)化FPGA設(shè)計(jì),完成數(shù)字基帶編碼測(cè)井信號(hào)雙向數(shù)據(jù)傳輸?shù)牡孛嬗布喾N測(cè)井功能。