一種16位8通道采集平臺的設計

王 政，張 賓

（1.中國電子科技集團公司第54研究所，河北 石家莊 050081；2.國網河北省電力有限公司保定供電分公司，河北 保定 071000）

0 引 言

針對工程領域中對信號采集精度、動態的應用要求，設計并實現了一種基于ADS5263芯片的采集平臺。該平臺的設計包括8通道采集卡的硬件設計、CPCI數據傳輸實現以及AD指標測試。通過工程實踐，驗證了設計能夠滿足多路采集需求。需要說明的是，ADS5263芯片是德州儀器推出的首款面向磁共振成像等醫療影像應用的4信道16位模數轉換器。該芯片采樣頻率高達100 MSPS，可實現84.6 dB FS的信噪比（SNR），完全滿足大多數工程的需求[1]。

1 采集平臺硬件設計

1.1 板卡原理組成

8通道采集板卡主要由A/D變換器及匹配電路、FPGA、時鐘分配模塊、9054橋芯片、FIFO和電源等組成[2]，原理如圖1所示。

1.2 ADC選擇

1.2.1 最高采樣率

工程應用上，采集頻率一般為信號最高頻率的3～4倍。ADS5263最高采樣率為100 MSPS，可滿足對25 MHz信號的無混疊采樣需求。

1.2.2 SFDR和SNR指標

ADS5263無雜散動態范圍SFDR為80 dBc，信噪比SNR為77 dB，滿足大多數工程的應用要求。

圖1 8通道采集卡原理框圖

1.2.3 多通道之間的同步問題

每個通道的數據接口為Serial LVDS串行接口，實現簡單且抗干擾性強，只需要保證各模擬輸入接口到芯片相應通道管腳的鏈路間信號延遲接近即可，不用專門設計同步時鐘電路。

1.3 FPGA選擇

設計中，FPGA完成ADC芯片控制和相關數據傳輸，并保留實現一定信號處理算法的資源。基于以上考慮，選用XILINX公司的Virtex5系列芯片（XC5VSX50T-2FFG665I）。該芯片具有8 160個Virtex-5 Slices、4 752 kB的 RAM、288個 DSP48E Slices以及其他大量資源。該芯片可以支持多種電平標準，方便與其他芯片互聯，硬件設計簡單[3]。

2 采集平臺軟件設計與實現

2.1 AD數據時序配置

ADS5263有2種AD工作模式，即14位采樣模式和16位采樣模式。兩種數據輸出模式為單差分對輸出模式（小于50 MHz采樣率）和兩差分對輸出模式（雙線模式，全采樣率），時序圖如圖2所示。

圖2 AD數據輸出時序圖

2.2 ADS5263數據讀取

ADS5263數據的輸出模式為LVDS輸出，兩路數據伴隨兩路時鐘，分別為幀時鐘FCO和比特同步時鐘DCO。DCO與數據對齊，FCO的上升沿和下降沿分別對應一幀數據的開始。

在FPGA中，DCO、FCO和數據信號均連到局部管腳（GC）上。在FPGA內部，將DCO作為敏感時鐘，將FCO作為與其同步的數據信號屬于待處理數據。只要在FCO的上升沿或者下降沿鎖存與其同步的數據信號，就可以得到準確穩定的AD采樣數據。因此，只需要保證在DCO、FCO和數據鎖存器之前經過的延時相同，就可以確保每次獲得數據的準確性。

為了確保延時的一致，要在PCB布線時保證各線在線長、間距方面相對一致，同時在FPGA內部保證信號從FPGA管腳到鎖存器的延時一致。因此，可以使用IDELAY做相應的調整，并盡量使各個路徑經過的模塊一致。

2.3 數據錄取和分析

數據錄取主要通過CPCI主板計算機錄取采集平臺輸出數據，落盤后通過Matlab軟件展開分析。借助PLX公司提供的驅動和相應的庫函數，通過“封裝”調用實現主板計算機與板卡的PCI接口通信，進而實現采集控制和錄取落盤等功能。

3 采集平臺指標分析

使用信號源3325B作為待采集信號的產生器，使用板上50 MHz晶振始終作為AD采集時鐘源；使用頻譜儀9030A觀察3325B的輸出信號，與芯片手冊一同作為采集平臺指標分析的依據。

為了更好地檢驗采集平臺的性能，依據芯片廠家對芯片的介紹，使用3325B分別輸出3 MHz和15 MHz的正弦信號，幅度分別選取-20 dB、0 dB和20 dB共3個樣本。由于3325B輸出的3 MHz信號質量較差，分析得到的結果與手冊相差較大，但與頻譜儀顯示相當，因此將信號源3325B輸出的3 MHz正弦信號經過截止頻率為5 MHz的低通濾波器后送入采集平臺，重新獲得分析結果。

分析時首先將采集的原始數據經過布萊克曼窗加權，然后對加權后的數據進行傅里葉變化得到頻譜數據，從頻譜中尋找得到最大值，即信號能量值。例如，測試程序中共采集16 384點數據，從16 384點中獲得最大值即能量值。

隨后，計算在比較理想情況下的噪聲能量值，即濾波器僅通過信號頻率時濾波器通帶外的噪聲情況。本次測試使用截止頻率為5 MHz的低通濾波器，數據點數為16 384，噪聲值為8 192點到16 383點的噪聲值乘以2，即表示理想情況下整個頻帶內的噪聲能量值。

以此信號能量值和噪聲能量值為依據，獲得測試的最終信噪比。

圖3是在3 MHz信號20 dBm輸入時采集數據的頻譜分析圖。表1說明了根據不同頻率和不同幅度下采集數據分析得到的SNR。

表1 采集平臺測試數據表

圖3 3 MHz、20 dBm信號時頻譜分析圖

通過表1數據對比可見，在信號輸入同一幅度的3 MHz和15 MHz信號的情況下，信噪比相對穩定，而在一定頻率信號下，從-20 dBm到20 dBm動態范圍內，都可以得到較好的信噪比。

4 結 論

從硬件設計、軟件設計和測試角度分別介紹16位8通道采集平臺的設計與實現，并著重對一些問題做了說明。通過工程驗證，該平臺適應性好，具有可重構性，較好地滿足了工程應用中對較多路信號采集的需求。同時，該平臺的高噪比、高精度等特點在工程應用中已經得到了體現。