基于AD9914的信號發生器的設計及實現*

王 權

（中國電子科技集團公司第二十研究所，陜西 西安 710068）

0 引 言

隨著數字集成電路和微電子技術的興起[1]，新興的直接數字頻率合成技術（DDS-Direct Digital Synthesis）得到了快速發展，與早期的直接頻率合成（DS-Direct Synthesis）、鎖相式頻率合成（PLLPhase Locked Loop）等頻率合成技術相比，DDS具有較短的頻率切換時間、連續的輸出相位以及頻率分辨率高、相位噪聲低、穩定度高等優點，被廣泛應用于現代通信、雷達和高精度測量系統等領域。

對比分析以往所有的數字直接頻率合成技術的優缺點，為解決以往設計實物的簡易型、頻率低、雜散多等問題，本文將高性能直接頻率合成芯片AD9914與單片機C8051F500相結合，設計了一種實用的高性能DDS信號發生器，設計出的頻率合成器輸出頻率范圍：190 MHz～210 MHz，能夠進行多種信號的頻移鍵控（Frequency-Shift Keying，FSK）、相移鍵控(Phase-Shift Keying，PSK)、幅移鍵控(Amplitude-Shift Keying，ASK)等調制。并設計了一款性能極佳電容耦合諧振式帶通濾波器以去除直接數字頻率合成器自身原有的信號雜散問題。通過該設計實物的實驗數據的仿真結果分析，表明其具有穩定的輸出和較少的雜散信號，各項參數都達到預期值，設計簡單多樣且非常實用。

1 DDS原理及組成部分

1.1 DDS的基本原理

DDS本質上是一種采樣系統[2]，在固定參考頻率的基礎上進行采樣，獲得一系列數字信號，再通過D/A轉換器和低通濾波器輸出正弦波。典型的DDS結構如圖1所示，其包含5個部分：相位累加器、ROM查找表、D/A轉換器、低通濾波器和參考頻率源。DDS工作過程：頻率控制字在每個參考時鐘周期內與相位累加器累加一次，得到相位值放入ROM，通過查表將相位值轉化成對應的幅度序列，再經過D/A轉換器和低通濾波器得到所需的輸出頻率[3]。

圖1 DDS結構圖

1.2 相位累加器

相位累加器是直接數字頻率合成器的核心，其工作原理如圖2所示，累加器中包含有一個加法器和一個N位的相位寄存器[4]，其系統運行過程當第一個時鐘脈沖到來時，加法器將自身的初始相位值與頻率控制字K相加，并傳輸給相位寄存器，相位寄存器除了將相位值輸出外，也反饋給了加法器，如此繼續累加直至寄存器完成一次溢出，在這過程中完成一次溢出所花費的時間即為合成信號的周期，輸出頻率fout與頻率控制字FTW和系統時鐘fSYSCLK的關系可由公式1表達：

由公式1得出FTW，如公式2所示：

因為FTW必須為一個整數值，函數round(x)將自變量（x的值）四舍五入到最近的整數。FTW應該小于231，如果大于231，在編程后可能會產生頻率混疊現象。

1.3 ROM查找表

ROM查找表中存儲著相位與幅度的對應關系。當累加器輸出相位信息后，ROM查找表將相位信息作為地址，讀取查詢表中相應地址對應的幅值信息，從而將相位量化序列轉換為對應的幅度量化序列。

圖2 相位累加器工作原理圖

1.4 D/A轉換器

D/A轉換器可將上一級（ROM查找表）輸出的包含幅值信息的二進制離散序列轉換成連續的模擬信號[5]。D/A轉換器的位數對合成信號的影響很大，會摻雜一些雜散分量，進而影響系統整體性能。

2 系統電路的設計

2.1 系統總體框架

整個系統電路包括C8051F500單片機電路、AD9914芯片外圍電路、時鐘、電源電路和濾波電路等。系統總體框圖如圖3所示。

采用C8051F500單片機芯片作為控制單元，通過PC機將寫好的邏輯程序下載至單片機，單片機通過SPI 接口對 AD9914 芯片進行控制訪問，電源電路為單片機和AD9914 芯片供電，外部時鐘向AD9914 提供準確的控制時鐘，AD9914經系統時鐘與單片機的協同控制，輸出設計的頻率信號經過濾波后輸出頻譜純凈的信號[6]。

圖3 系統總體設計框圖

2.2 硬件電路設計

通過對DDS原理的分析不難發現，選擇一款高采樣率的 DDS 芯片有助于提高信號發生器性能。本文選用美國ADI公司新推出的一款DDS芯片AD9914，用以設計實現輸出頻率在190 MHz～210 MHz的信號發生器。

AD9914是一款自帶12位數模轉換器的直接數字頻率合成器[7]，它的頻率調諧分辨率達到190 pHz，參考時鐘高達3.5 GHz，輸出頻率最高可到1.4 GHz，寬帶無雜散動態范圍小于-50 dBc，相位噪聲優于-128 dBc/Hz。AD9914包含一個32位累加器，支持快速的頻率跳變和頻率轉換，同時支持進行快速相位和幅度轉換[8]，AD9914提供串行和并行兩種輸入輸出方式，用戶可根據需求進行設置。AD9914有五種工作模式：單頻模式、Profile調制模式、數字斜坡調制模式、并行數據端口調制模式和可編程調制模式，工作模式的相關設置決定了DDS 的參數，即頻率、相位、幅度，根據模式或具體控制位和功能引腳，將數據按頻率、相位和幅度分成不同的組合。實際設計電路圖如圖4所示。

圖4 AD9914引腳圖

2.3 單片機與DDS芯片的連接

頻率控制字有兩種方式輸入方式：串行輸入和并行輸入。基于二者優缺點，根據實際需求，本文選擇串行輸入方式。單片機C8051F500[9]與AD9914的接口圖如圖5所示。

CS，SCLK，SDIO，SDO,SYNCIO 為 AD9914 的串行 I/O 端口，其中 CS為片選信號，SCLK 為串行時鐘，SDIO 為串行數據輸入/輸出端口，SDO為串行輸出端口，SYNCIO為輸入/輸出復位，單片機通過串行端口配置 AD9914 的內部寄存器，控制AD9914 信號輸出；RESET為AD9914的主機復位端口，將所有存儲元件清零，寄存器設置為默認值;IO_UPDATE用于將I/O 緩沖內容傳輸到有效的內部寄存器中，因為寫入的數據只是駐留在串行端口緩沖器中，處于無效狀態，所以要利用此端口進行I/O更新，才能有效的配置寄存器；PS0，PS1，PS2為 PROFILE寄存器選擇引腳，通過設置3個引腳的高低電平選擇AD9914內部的16個 PROFILE寄存器。

圖5 單片機與AD9914接口圖

2.4 帶通濾波電路的設計

由DDS技術直接產生的合成信號中存在大量的雜散分量，產生雜散的主要原因是相位截斷、幅度量化、數模轉換等誤差累積[10]，需要對合成信號進行濾波處理。幾種典型低通原型濾波器包括：巴特沃斯型、切比雪夫型和橢圓型濾波器。巴特沃斯濾波器通帶內響應平坦而通帶到阻帶的過程不夠陡峭。切比雪夫型的通帶內衰減在零值和一個上限值之間做等伏變化，阻帶內衰減單調增大，帶內有起伏，但過渡帶比較陡峭。橢圓型濾波器的通帶和阻帶內都有起伏，但其阻帶特性比其他濾波器都好，過渡帶下降速度快。考慮到設計帶寬較窄，本文運用ADS軟件設計了一個電容耦合諧振式帶通濾波器，其設計電路簡單，且通帶易于調整改變，對于濾除不同頻段的雜散更加容易。如圖6所示是不加濾波器的DDS信號源產生的時頻圖，明顯發現主瓣旁邊存在很多雜散。為了對比濾波性能，先設計了一款三階的電容耦合諧振式帶通濾波器，對于濾波后的頻譜信號如圖9所示，主瓣右側還存在一些雜散，其濾波器性能如圖8所示，可看出通帶內線性度良好，在225 MHz處的衰減在-19.952db，但其并未達到實際設計要求，后期進行了改進。在保證通帶線性度良好的情況下，增加濾波器階數，改進電路如圖7所示。設置帶寬為20 MHZ，濾波性能分析如圖10所示，標記點175 MHz和225 MHz頻率衰減達到-65.957 db與-48.227 db，具有良好的衰減性能，實際濾波效果如圖11所示，可看出雜散較少，獲得了較理想的濾波效果。

圖6 不加濾波器時頻譜信號

圖7 帶通濾波器設計電路

2.5 時鐘電路

AD9914的時鐘輸入可直接由差分或單端信號源提供，也可由有源晶振提供。使用有源晶振時，需設置控制功能寄存器的相關控制位，內部鎖相環產生遠大于參考時鐘的系統時鐘，其AD9914相關控制位計算的倍頻系數的兩倍才是系統真正的倍頻系數N。本電路中采用50MHz的有源晶振為AD9914提供時鐘。

圖8 濾波性能分析

圖9 濾波器時頻譜信號

圖10 改進濾波器濾波性能分析

圖11 改進濾波器的時頻信號

3 測試結果及分析

通過對實際電路圖仿真表明，當信號發生器正常工作之后，程序由單片機加載至DDS芯片的緩沖寄存器當中，更新信號后，DDS輸出所需的頻率。示波器測試結果如圖12至圖15所示，圖12為210MHz時頻段的輸出信號，輸出波形清晰可見，圖15～17分別為數字頻率調制（FSK）、相位調制（PSK）與幅度調制（ASK）各個波形邏輯正確。結果表明，所輸出的波形穩定、平滑，沒有明顯失真，完全達到設計要求。

圖12 210 MHz輸出信號

圖15 ASK輸出波形

4 結 語

本文設計了一種基于DDS技術的信號發生器，用高性能的DDS芯片AD9914為頻率合成器的核心部件，以單片機C8051F500為控制數據核心，可以輸出信號頻率達到190～210 MHz的穩定信號，并能夠進行FSK，PSK，ASK調制。運用ADS軟件設計了高性能的帶通濾波器以去除輸出信號的雜散，經過實際測試表明，該信號發生器滿足設計要求，具有較高應用價值。