芯粒落地，先進封裝延續摩爾定律?

陳炳欣

日前，臺積電在美國舉辦的開放創新平臺論壇上，與ARM公司共同發布了業界首款采用CoWoS封裝并獲得硅晶驗證的7納米芯粒（cbiplet）系統。不同于以往SoC芯片將不同內核整合到同一芯片上的作法，臺積電此次發布的芯粒系統由兩個7納米工藝的小芯片組成，每個小芯片又包含了4個cor-rex-A72處理器，兩顆小芯片間通過CoWoS中介層整合互連。

隨著半導體技術不斷發展，制造工藝已經達到7nm，依靠縮小線寬的辦法已經無法同時滿足性能、功耗、面積以及信號傳輸速度等多方面的要求。在此情況下，越來越多的半導體廠商開始把注意力放在系統集成層面。而芯粒正是在這一背景下發展形成的一種解決方案。它依托快速發展的先進封裝技術，可將不同類型、不同工藝的芯片集成在一起，在實現高效能運算的同時，又具備靈活性、更佳良率和更低成本等優勢。

何為芯粒？

近年來，芯粒逐漸成為半導體業界的熱詞之一。它被認為是一種可以延緩摩爾定律失效、放緩工藝進程時間、支撐半導體產業繼續發展的有效方案。

根據半導體專家莫大康介紹，芯粒技術就是像搭積木一樣，把一些預先生產好的、能實現特定功能的芯片裸片通過先進的封裝技術集成在一起，形成一個系統芯片。而這些基本的棵片就是芯粒。從這個意義上來說，芯粒又是一種新形式的IP復用。將以往集成于SoC中的軟IP，固化成為芯粒，再進行靈活的復用、整合與集成。

未來，以芯粒模式集成的芯片將是一個“超級”異構系統，為Ic產業帶來更多的靈活性和新的機會。……