基于邊界掃描技術的SOC數字電路可測性設計研究

王勇

【摘? 要】在當前SOC系統的實際應用過程中，其整體應用效果普遍比較良好，受到了人們的廣泛關注和重視，但是如何采取有針對性的措施，對其進行科學合理的測試和判斷，是現階段的重點問題。本文在邊界掃描技術的基礎上，對SOC數字電路可測性進行分析，為SOC系統測試的準確性和有效性提供保障。

【關鍵詞】邊界掃描技術;SOS數字電路;可測性;設計措施

在當前科學技術不斷進步和快速發展的背景下，越來越多的新型技術被廣泛應用在各個領域中，特別是近年來集成電路工藝技術有了明顯的提升，同時設計方法也越來越成熟。在集成電路技術的實際應用過程中，可以與實際情況進行結合，將多數的電路設計全部都設計到同一個芯片當中，這種設計和應用模式就可以被稱之為片上系統。這種類型系統在實際應用過程中，其不僅能夠從根本上減少印制板當中的部件數量、管腳數量，而且還能夠對功耗開銷等問題起到良好的改善作用。與此同時，與實際情況進行結合，發現還可以在實踐中盡可能降低散熱的要求，對系統的開發周期等進行有效的縮短，這樣有利于實現對成本的有效控制。但是在當前社會經濟不斷快速發展的背景下，由于集成度不斷提升，整個測試過程也具有一定的復雜性，這樣就會導致測試成本也越來越高。在這種背景下，就需要結合實際情況，通過對邊界掃描技術的合理利用，實現對SOC數字電路的可測性進行有針對性的測試，保證整個測試結果的準確性和有效性。

1邊界掃描被測試系統

1.1帶邊界掃描測試結構的IP核

在SOC數字電路的測試過程中，為了保證其測試的準確性和有效性，需要與實際情況進行結合，通過對邊界掃描技術在其中科學合理的利用，這樣不僅有利于提高測試效率，而且還能夠保證測試質量，為SOC數字電路的可測性設計打下良好基礎。在具體設計過程中，要與實際情況進行結合，積極采取有針對性的措施，對帶邊界的掃描結構IP核進行設計的時候，為了保證設計結果的準確性和有效性，可以通過對硬件描述語言的合理利用。與此同時，與IEEE1149.1標準進行有效結合，在利用這種方式進行設計的時候，可以結合實際情況，先設計出邊界掃描結構，但是需要注意的一點就是，要保證該結構本身具有TAP控制器等各種不同類型的零部件，將這些零部件組合在一起，最后將這些零部件全部都在IP核的周圍進行加載處理，這樣才能夠保證該設計方法的合理性和有效性。

1.2 TAP控制器

TAP控制器在實際應用過程中，與實際情況進行結合之后發現其本身是一個16位的狀態機，在具體應用過程中，TAP控制器可以在TMS、TCK信號控制過程中，實現狀態的有效轉換。與此同時，在應用時，還可以為其提供各種不同類型控制信號源這樣不僅有利于根據這些控制信號選擇符合實際要求的測試數據寄存器，而且還能夠最大限度保證寄存器在實際應用過程中的合理性和科學性。TAP控制器在實際應用過程中，與其相對應所產生出的時鐘，會涉及到移位時鐘，同時還會與實際情況進行結合，對數據時鐘進行及時有效的更新和處理。

1.3指令寄存器

在針對SOC數字電路可測性進行設計的時候，要結合實際情況，選擇符合實際要求的設計方法，這樣不僅有利于從根本上滿足其在可測性設計過程中的基本要求，而且還能夠保證SOC數字電路在實際應用過程中的有效性。指令寄存器在實際應用過程中，其主要是在TDI與TDO相互之間的有效連接。通過對實際情況進行調查分析和研究可以得出，任何一個指令寄存器在實際應用過程中，其中都會涉及到一個移位寄存器、一個并行輸出鎖存器。在這一背景下，可以結合實際情況，移位寄存器在實際應用過程中，可以對傳送的指令進行實時有效的保存和利用，同時還可保證鎖存器的輸出效果，這樣有利于對當前的指令起到良好的保存效果。在針對SOC數字電路可測性進行具體設計的時候，要結合實際情況，同時還要與IEEE1149.1當中的標準要求進行結合。在與該標準中的內容進行結合之后，發現該指令寄存器在實際應用過程中，其整個長度至少在2比特左右，同時還能夠實現三條指令的譯碼。由此可以看出，該指令在實際應用過程中，可以結合實際情況，直接將邊界掃描寄存器與PA核的I/O引腳之間建立良好的連接。與此同時，還可以對IP核引腳當中的信號進行采樣或者是安裝。除此之外，在具體操作過程中，還可以與實際情況進行結合，在其中適當加入一些INTEST，也就是可以將內測試指令也一并融入其中，這樣有利于實現對IP核心邏輯的有效測試，同時還能夠保證測試結果的準確性和有效性。

2邊界掃描測試方法

2.1 IP核的內測試

在針對SOC數字電路可測性進行設計的時候，要結合實際情況，這樣不僅有利于保證設計結果的準確性和有效性，而且還能夠為SOC數字電路在實際應用過程中的穩定性。在具體操作過程中，一般情況下，在真偽測試系統當中的IP核內部功能進行測試的時候，可以將內測試方法科學合理的應用其中。這種方法在實際應用過程中，其主要是從TDI當中將測試向量直接通過掃描的方式，移入到實踐中。在這一基礎上，可以直接將其加載到被測試的IP核當中，這樣有利于直接將其引入到引腳的寄存器當中。在這種背景下，為了保證測試的有效性和可靠性，可以在其中將測試時鐘輸入其中，并且將其直接引入到被測的IP核當中，這樣其在工作一次之后，就會立即從TDO串行當中反應出相對應的測試響應結果。

2.2 IP核的外測試

在針對IP核進行測試的時候，也可以結合實際情況，利用外測試的方式進行測試。在利用這種方式的時候，一般情況下，為了保證測試結果的準確性和有效性，一般都會外測試這種方法應用在IP核相互之間的連接測試中，比如可以針對一些固定故障、開路故障等進行有針對性的測試。外測試在實際應用過程中，可以從TDI當中，直接將測試矢量以串行的方式，直接移位到IP核的輸出引腳位置，這樣有利于促使其與下一個或者是多個IP核之間可以形成有效連接。在具體測試過程中，可以與矢量在其中的響應狀態，對其進行科學合理的判斷，對其是否存在故障問題進行科學合理的判斷，這樣有利于及時找出故障的問題，并且結合實際情況，提出有針對性的解決措施。外測試方法在實際應用過程中，其本身具有一定的重要性，通過這種方式的合理利用，不僅有利于節省測試時間，而且還能夠實現對故障準確有效的定位。

3結束語

由于SOC系統在構建和具體應用過程中，具有一定的復雜性，不僅會涉及到各種不同類型的IP模塊，而且還可以將數字電路等各種不同類型的形式全部都集成到芯片當中。在當前科學技術不斷進步和快速發展的背景下，可以通過邊界掃描技術的合理利用，實現SOC數字電路可測性的設計，這樣能夠為SOC的測試水平提升打下良好基礎。

參考文獻：

[1]葛桂萍，肖鐵軍，陳才扣，馬學文.基于FPGA的“計算機組成原理”實踐教學的改革[J].實驗技術與管理，2018，35（04）：12-15.

[2]楊亮，于宗光，魏敬和.一種基于JTAG接口的SIP測試調試系統設計技術[J].半導體技術，2018，43（04）：316-320.

[3]代鳴揚，蔡志匡，陳冬明，郭宇鋒.基于SerDes系統芯片邊界掃描測試設計與電路實現[J].南京郵電大學學報（自然科學版），2018，38（01）：91-97.

[4]喻賢坤，姜爽，王莉，彭斌.宇航專用集成電路（ASIC）設計流程的標準化[J].航天標準化，2017（03）：24-30.

（作者單位：天津國芯科技有限公司）