跟蹤雷達(dá)接收系統(tǒng)DAGC 技術(shù)的工程實(shí)現(xiàn)

呂立輝

（西安導(dǎo)航技術(shù)研究所，陜西 西安 710068）

0 引 言

現(xiàn)代戰(zhàn)爭(zhēng)中，跟蹤雷達(dá)接收系統(tǒng)將面對(duì)更趨復(fù)雜化的外部電磁環(huán)境。接收機(jī)收到的信號(hào)混雜很容易導(dǎo)致其飽和，難以正常工作[1]。而能夠解決該問(wèn)題的有效手段之一是自動(dòng)增益控制（AGC）技術(shù)。AGC技術(shù)是一種根據(jù)接收信號(hào)幅值變化自動(dòng)調(diào)整增益的控制方法。早期跟蹤雷達(dá)基本都采用模擬電路設(shè)計(jì)AGC，但存在反應(yīng)速度慢和控制不精確問(wèn)題。隨著數(shù)字技術(shù)的快速發(fā)展，數(shù)字自動(dòng)增益控制（DAGC）成為主流[2]。DAGC設(shè)計(jì)方法具有控制平坦、體積小以及精度高等優(yōu)點(diǎn)。本文將闡述DAGC系統(tǒng)的設(shè)計(jì)框圖，并對(duì)該系統(tǒng)進(jìn)行定量研究，確定系統(tǒng)各模塊的算法。

1 DAGC電路總體框架

設(shè)計(jì)的DAGC電路應(yīng)用于雷達(dá)接收機(jī)中，系統(tǒng)框圖如圖1所示。圖1中，si(t)為輸入PSK信號(hào)，so(t)為調(diào)幅后的輸出信號(hào)，E為參考信號(hào)幅度，e為比較產(chǎn)生的誤差信號(hào)。在DAGC系統(tǒng)中，控制電壓uc產(chǎn)生的工作原理是：輸入信號(hào)通過(guò)檢波提取信號(hào)幅值，將檢波輸出與參考信號(hào)進(jìn)行比較得出誤差e，應(yīng)用相應(yīng)算法處理再產(chǎn)生控制字S，經(jīng)過(guò)模數(shù)變換器得到可調(diào)控增益的控制電壓，再通過(guò)調(diào)整放大器增益，使輸出信號(hào)保持穩(wěn)定或小幅度變化。

圖1 DAGC結(jié)構(gòu)框圖

2 DAGC各模塊設(shè)計(jì)

2.1 幅度檢測(cè)模塊設(shè)計(jì)

幅度檢測(cè)模塊負(fù)責(zé)對(duì)輸出信號(hào)進(jìn)行幅值檢測(cè)。本接收系統(tǒng)將信號(hào)經(jīng)過(guò)數(shù)字下變頻后輸出I、Q兩路數(shù)據(jù)，再根據(jù)FSK/PSK的信號(hào)特點(diǎn)可知幅度的計(jì)算公式為：

式中，A為有效信號(hào)幅值；I、Q分別為同相和正交支路的輸出信號(hào)模值。要準(zhǔn)確計(jì)算出信號(hào)幅度需要用到開(kāi)方運(yùn)算，但是在FPGA中不易實(shí)現(xiàn)開(kāi)方運(yùn)算，即使實(shí)現(xiàn)也需要占用相當(dāng)多的邏輯單元，因此可進(jìn)行如下的近似處理：

式中，L=max{|I|,|Q|};S=min{|I|,|Q|}。

在這3種近似方法中，第3等式的計(jì)算精度最高，可滿足大多工程應(yīng)用要求。這樣可以在FPGA中用取反來(lái)實(shí)現(xiàn)求模，用移位來(lái)實(shí)現(xiàn)除2運(yùn)算。

2.2 濾波器設(shè)計(jì)

為了DAGC系統(tǒng)有效工作，需要數(shù)字下變頻、抽取濾波降低數(shù)據(jù)速率等方法來(lái)輸出穩(wěn)定的數(shù)字基帶信號(hào)[3]。本文選用級(jí)聯(lián)積分梳狀（CIC）濾波器實(shí)現(xiàn)高效抽取和低通濾波。CIC濾波器是一種高分解速率濾波器，結(jié)構(gòu)簡(jiǎn)單，不需乘法器，只需加法器、積分器和少量存儲(chǔ)器即可實(shí)現(xiàn)，滿足FPGA的實(shí)現(xiàn)要求。CIC濾波器包含數(shù)字積分器和梳狀濾波器兩部分，其中H1(ejw)為積分器，H2(ejw)為梳狀濾波器CIC濾波器的頻率響應(yīng)，則有：

式中，Sa()為抽樣函數(shù)，Sa(0)=1，所以CIC濾波器在w=0處的幅值為D，且其幅頻特性曲線如圖2所示，為25/24 MHz采樣率的4級(jí)CIC濾波器Matlab仿真結(jié)果，主瓣大概40 kHz，其余均為旁瓣。

圖2 CIC濾波器幅頻特性

由圖2可見(jiàn)，單級(jí)CIC濾波器的旁瓣電平較大。單級(jí)CIC濾波器濾波器的衰減不足，其衰減一般穩(wěn)定在13.6 dB。要想加大衰減，必須采用多級(jí)CIC濾波器級(jí)聯(lián)的形式。為了進(jìn)一步降低旁瓣電壓，通常采用多級(jí)CIC濾波器級(jí)聯(lián)的方式實(shí)現(xiàn)。當(dāng)級(jí)數(shù)為N時(shí)，阻帶衰減即為單級(jí)的N倍[4]。要同時(shí)滿足通帶容限和阻帶容限的誤差，實(shí)現(xiàn)起來(lái)比較困難。因?yàn)橐胱鑾p大，就要增大濾波器級(jí)數(shù)，但是會(huì)導(dǎo)致通帶容限增大，所以不能無(wú)限制增大濾波器級(jí)數(shù)。在本系統(tǒng)中通過(guò)仿真驗(yàn)證選擇了較穩(wěn)定的5級(jí)CIC濾波器。

2.3 誤差處理模塊設(shè)計(jì)

誤差處理模塊主要是對(duì)比當(dāng)前信號(hào)幅值與理想信號(hào)幅值的差值，然后通過(guò)時(shí)間常數(shù)T對(duì)差值信號(hào)進(jìn)行階段性統(tǒng)計(jì)平均，以此來(lái)每隔一段時(shí)間對(duì)前端的各級(jí)增益進(jìn)行調(diào)整控制[5]。

設(shè)輸出信號(hào)模值為y(i)，AGC比較門(mén)限為Ud，則誤差信號(hào)err(i)為：

式中，N為時(shí)間計(jì)數(shù)器；err_avg(j)為第g段時(shí)間內(nèi)采樣信號(hào)的誤差平均值。同理，y_avg(j)為第g段時(shí)間內(nèi)輸出信號(hào)的采樣平均值。通常，為了盡快調(diào)整好AGC，可以將計(jì)算得出的信號(hào)幅值與設(shè)定門(mén)限的比值作為增益修正量，即：

實(shí)際測(cè)試中，由于在電平檢測(cè)階段存在一定的波動(dòng)和滯后，會(huì)使輸出信號(hào)的檢測(cè)并沒(méi)有發(fā)生較大變化，但誤差不可能為零，會(huì)在零值左右震蕩。因此，實(shí)際工程上需要對(duì)增益設(shè)定一個(gè)門(mén)限H，當(dāng)|Δgain|＜H時(shí)不再對(duì)增益作調(diào)整。

2.4 可變?cè)鲆娣糯竽K

可變?cè)鲆娣糯笃骺商峁┚_的增益控制，主要用于中頻和射頻的發(fā)射機(jī)和接收機(jī)的功率控制。在本中頻接收機(jī)中可變?cè)鲆娣糯竽K設(shè)置以單獨(dú)的模塊，AGC通過(guò)對(duì)AD采樣數(shù)據(jù)進(jìn)行以上模塊的濾波和誤差處理等，得到相應(yīng)的誤差修正量。將當(dāng)前時(shí)刻的誤差修正量通過(guò)DA變換形成衰減碼的形式傳輸于可變?cè)鲆娣糯竽K來(lái)調(diào)整放大量，在放大模塊之前還可增加數(shù)控衰減器來(lái)增加AGC的調(diào)控幅度來(lái)保證足夠?qū)挼脑鲆嬲{(diào)控范圍。

3 結(jié) 論

DAGC技術(shù)增強(qiáng)了信號(hào)處理環(huán)節(jié)對(duì)接收機(jī)的控制能力，有利于提高系統(tǒng)的檢測(cè)和跟蹤性能，因此研究實(shí)現(xiàn)具有良好性能的DAGC系統(tǒng)具有重要意義。文中研究了幅度檢測(cè)模塊、CIC濾波器模塊、誤差處理模塊和寬帶高增益可控增益放大模塊的實(shí)現(xiàn)和仿真，數(shù)字邏輯部分采用大規(guī)模可編程邏輯器件（FPGA）實(shí)現(xiàn)，在工程實(shí)踐中取得了良好效果。