CPU?GPU平臺上的高速MPSK并行解調算法

吳濤 閆迪 劉燕都 趙江

摘 ?要： 針對多進制數字相位調制信號特點，采用數據并行方法，將連續信號流分解為多個信號塊以實現并行處理。研究一種基于三維迭代搜索的載波相位?碼元相位聯合估計算法，在本地構造載波信號的搜索庫，利用分段碼元相關法從搜索庫中挑選出與待處理信號相似度最高的載波信號作為同步載波。通過迭代搜索方法逐步縮小搜索庫，降低計算量。仿真結果表明，與克拉美?羅下限相比，解調損失小于0.1 dB。在惠普工作站與英偉達K20平臺上搭建驗證系統，系統的處理速率可達625.9 MB/s。

關鍵詞： CPU?GPU平臺; 高速MPSK; 并行解調; 相位模糊; 三維迭代搜索; 數據并行

中圖分類號： TN911.72?34;V443+.1 ? ? ? ? ? ? ? ? ? 文獻標識碼： A ? ? ? ? ? ? ? ? 文章編號： 1004?373X（2019）13?0009?06

A parallel demodulation algorithm based on CPU?GPU platform

for high?rate MPSK signal

WU Tao1， YAN Di1， 2， LIU Yandu1， ZHAO Jiang3

（1. Department of Electronic and Optical Engineering， Space Engineering University， Beijing 101416， China;

2. The Unit 61646 of PLA， Beijing 100192， China; 3. China Satellite Maritime Tracking and Control Department， Jiangyin 214431， China）

Abstract： According the characteristics of multiple phase shift keying （MPSK） signal， the data parallel method is used to decompose the continuous signal stream into multiple signal blocks to realize parallel processing. A carrier phase?code element phase joint estimation algorithm based on three?dimensional iterative search is studied. The search library of carrier signal is constructed locally， and then the carrier signal with the highest similarity with the signal under processing is chosen from the search library by means of segmentation code element correlation method to act as the synchronization carrier. The iterative search method is used to gradually deflate the search library to reduce the computational quantity. The simulation results show that， in comparison with the Cramer?Rao lower bound， the demodulation loss of the proposed algorithm is less than 0.1 dB. The verification system was built on HP workstation and NVIDIA K20 GPU， which realized the processing rate of 625.9 MB/s.

Keywords： CPU?GPU platform; high?rate MPSK; parallel demodulation; phase ambiguity; three?dimensional iterative search; data parallelism

0 ?引 ?言

衛星通信數傳正朝著更高碼率、更大帶寬的方向發展，而高速數傳解調是一個重要問題。CPU?GPU平臺計算能力飛速發展，在其上進行數字信號處理已成為一種發展趨勢[1?3]。本文針對CPU?GPU異構平臺上的高速MPSK信號解調算法進行研究。

目前文獻公開的三種高速并行解調架構分別是IEC（Interstate Electronics Corporation）[4]，PRX（Parallel Receiver）[5]和APRX（All?digital Parallel Receiver）[6]。其中，APRX實現簡單，資源消耗少，被廣泛使用。國內在APRX基礎上進行了一些數傳解調器的研究[7?8]。盡管如此，APRX仍有兩點不足：一是APRX要求采樣率必須為數據率整數倍，為避免采樣混疊，信號中心頻率需隨數據率選取[9?10];二是基于APRX的并行解調器不適合在CPU?GPU平臺上運行，基于APRX的各種解調算法均存在反饋調整，用來糾正載波頻差和定時誤差等，在CPU，GPU中實現這種反饋需要頻繁的線程同步，帶來較大的同步開銷，且反饋操作增加了算法內部的數據依賴，降低了算法的并行性。因此，APRX并不適合于CPU?GPU平臺。

考慮到CPU?GPU平臺的特殊性，本文采用數據并行思想，將高速信號流分解為多個信號塊，通過同時處理多個信號塊實現并行解調。這要求信號塊的處理必須是獨立的、互不相關的。一般而言，信號的相干解調使用反饋環路方法，如果用于本文的信號塊處理，必然不能滿足要求。當信號塊長度足夠短時，可以認為在這段時間內信號的載波參數是恒定不變的，因此，本文將信號塊的相干解調問題轉化為載波參數估計問題，各信號塊的載波參數估計可以獨立進行。首先提出一種基于三維迭代搜索的載波相位?碼元相位聯合估計算法，迭代搜索空間是<載波頻率，載波初相，碼元相位>。通過不斷縮小搜索空間的每個維度的范圍，大幅減小搜索計算量，因此稱之為迭代搜索。然后研究了算法在CPU?GPU平臺上的具體實現方法。最后在惠普Z820+NVIDIA TESLA K20 硬件平臺上搭建驗證系統。

1 ?并行解調算法

1.1 ?算法原理

算法利用互相關的原理，在本地構造出大量搜索信號，將搜索信號逐一與接收信號做相關，當相關值最大時，就得到了接收信號的參數估值。由于有3個待估參數，所以搜索空間是三維的，用[]表示，[fd]是載波多普勒頻率，單位是Hz;[φc]和[φb]分別是載波初相和碼元初相，單位是rad。

互相關是反映兩個信號相似程度的常用方法，兩個信號越接近，相關值越大。以QPSK信號為例，可表示為：

碼元[a]是隨機分布的，故[J]為0。可見，由于調制信息影響，即使[f=fc+fd]，[φc=φ]，[J]依然為0。若按式（5）的方法進行相關，[J]就能反映接收信號和本地搜索信號的相似程度。通過尋找最大互相關值，就能獲得載波頻率和載波初相的估計值。本文稱之為分段碼元相關法。

1.2 ?算法流程

算法流程如圖1所示，基本步驟如下：

步驟1：初始化搜索空間。搜索空間初始值[0]，其中，[i∈1，N1，j∈1，N2，][l∈1，N3]，[N1]是[fd]的個數，[N2]是[φc]的個數，[N3]是[φb]的個數，下標0表示當前迭代次數為0。

圖1 ?算法流程圖

步驟3：求相關值。利用分段碼元相關法，求接收信號與搜索信號的相關值[CORRi，j，l]，對于每一種搜索信號有[N3]個不同的碼元初相，故有[N3]個相關值。

1） 本次迭代的相關值小于上次迭代;

2） 載波頻率的步長小于50 Hz;

3） 載波初相的步長小于0.01。

搜索空間的更新方法是：從[p]中選取第[p]次迭代得到的參數估值的左右相鄰值，并作為[p+1]次迭代搜索空間的邊界值，步長縮小為第[p]次步長的[13]。

1.3 ?分段碼元相關法

分段碼元相關法在計算互相關值時，消除調制信息影響。其原理是在每個碼元周期內做相關，得到一系列相關值，將這些相關值的絕對值求和得到總相關值，共分為兩個步驟：

步驟1：確定碼元分布情況。

碼元分布由碼元初相和碼元周期決定，[φb]分布在[0，2π]內，碼元周期由實際碼速率[Rs]決定，[Rs]由碼多普勒[Rsd]和標準碼速率[Rs0]組成：

若虛擬出一個頻率為[Rs2]，初相為[φb2]的正弦波，那么正弦波的過零點就是碼元變化時刻，介于兩個相鄰過零點之間的采樣點是一個碼元周期，如圖2所示。

圖2 ?碼元分布情況確定方法

步驟2：計算積分。

接收信號和本地搜索信號的混頻信號為[mix（k）]。假設碼元分布情況如下：第一個不完整碼元的采樣點數量是[x]，完整碼元的個數是[y]，每個完整碼元內的采樣點數是[N（i），i∈[1，y]]，最后一個不完整碼元的采樣點數量是[z]。那么，積分值[CORR]如下：

1.4 ?相位模糊匹配方法

用鎖相環方法對QPSK信號進行解調時，由于本地恢復載波與QPSK載波相位存在多種可能的相位差，從而導致解調結果存在模糊[11]，本文同樣存在這種模糊現象。假設本地載波與QPSK載波同頻，只存在相位差[Δφ]，正交下變頻后[I]，[Q]路如式（9）所示：

表1 ?不同[Δφ]下QPSK解調的相位模糊

每個信號塊獨立解調，其[Δφ]不一致，導致相位模糊也不一致，需要對不同信號塊的相位模糊進行匹配。本文提出一種基于數據冗余的相位模糊匹配方法，基本原理是利用相鄰信號塊的重疊，調整后一個信號塊的模糊使之與前一個模塊一致，最終使得所有信號塊的模糊都一致。如圖3所示為信號塊冗余分割方法，[L]為信號塊長度，[L0]為信號塊重疊區長度。

圖3 ?信號塊冗余分割方法

圖4 ?相位模糊匹配方法流程圖

2 ?仿真與測試

為了驗證算法解調性能和實際執行效率，本文進行Matlab仿真，并在CPU?GPU平臺上對算法進行測試。統一使用以下調制參數：調制方式為QPSK，符號率[Rs=] 1 Gb/s，載頻頻率[fc=1] GHz，采樣頻率[fs=4] GHz，多普勒頻率[fd=]12 345 Hz，載波初相[φc=0.45] rad，碼元初相[φb=0.5] rad。

2.1 ?迭代搜索過程的仿真

設置信噪比[EbN0=]10 dB，載波多普勒的初始搜索空間是（-20 000，-10 000，0，10 000，20 000），載波相位的初始搜索空間是[π8，π4，3π8，π2]，碼元相位的初始搜索空間是[π4，3π4，5π4，7π4]。仿真結果如圖5所示，圖5a）是載波多普勒估計結果，圖5b）是載波初相估計結果，圖5c）是碼元初相估計結果，圖5d）是相關值變化。可見，參數估值隨著迭代過程逐漸逼近真值，相關值增加到一定程度后變化很小。

大量仿真表明，經過4次迭代后能完成參數估計，共進行80+64+64+64=272次相關運算。如果直接進行三維搜索，為了達到與迭代搜索同樣的估計精度，搜索空間步長需要設置為當前的[127]，需進行（5×27）×（4×27）×（4×27）=1 574 640次相關運算。可見，迭代搜索方法將相關運算次數減少為0.017%，大大減少了計算量。

圖5 ?仿真結果

2.2 ?算法解調性能仿真

為了驗證算法的解調誤碼性能，對[EbN0]在[0，10] dB區間內的信號進行解調，統計誤碼率結果與克拉美?羅下界（Cramer?Rao Lower Bound，CRLB）如圖6所示。從仿真結果可以看到，在[0，10] dB區間內，解調損失在0.1 dB以內。

2.3 ?CPU?GPU平臺上的測試

為進一步驗證算法的執行效率，在CPU?GPU平臺上搭建驗證系統，系統硬件配置如表2所示。

圖6 ?誤碼率仿真結果比較

驗證系統由信號調制機和信號解調機兩部分組成，二者通過萬兆網連接，信號調制機產生8 bit量化的QPSK信號后，傳給信號解調機進行處理。信號調制機采用“多線程計算，輪流輸出”的方法，每個線程產生時間上間隔的QPSK信號塊，按順序輪流讀取各線程產生的信號塊，就得到了時間上連續的QPSK信號流。

信號解調機采用如圖7所示的框架，在CPU中完成信號流分割，將信號塊填充到信號池。進程管理器創建多個解調進程，將信號塊傳入GPU進行處理。結果綜合使用相位模糊匹配方法，將不同信號塊的解調結果再加工合并為最終解調結果。

表2 ?系統硬件配置參數

如圖8所示為運行狀態的系統，100 s內信號解調機的網絡接收速度如圖9所示，平均處理速率是625.9 MB/s，換算為碼速率后是313.0 Mb/s。

圖8 ?系統硬件組成

圖9 ?信號解調機的網絡接收速度

3 ?結 ?論

本文提出一種CPU?GPU平臺上的高速MPSK解調算法，給出了算法的具體步驟，并在惠普Z820工作站上進行了編程實現。仿真結果表明，[0，10] dB區間內的解調損失在0.1 dB以內，驗證系統實現了313.0 Mb/s的QPSK實時解調。313.0 Mb/s解調速度是在一塊NVIDIA TESLA K20上實現的，與FPGA平臺相比并沒有明顯優勢。但本文方法的最大優勢是其具有可擴展性，通過擴展GPU計算資源就能方便地增加解調進程數目，進而提高系統解調速率。

參考文獻

[1] 牛炯，申晉晉，陳倩.高頻地波雷達實時信號并行處理方案及實現[J].中國海洋大學學報，2017，47（2）：56?61.

NIU Jiong， SHEN Jinjin， CHEN Qian. Real?time signal parallel processing scheme and realization of HF ground wave radar based on CPU+GPU architecture [J]. Periodical of Ocean University of China， 2017， 47（2）： 56?61.

[2] 王子瀟.基于CUDA GPU平臺的脈沖多普勒雷達信號模擬軟件[D].北京：北京理工大學，2016：1?3.

WANG Zixiao. A PD radar simulation software based on CUDA GPU platform [D]. Beijing： Beijing Institute of Technology， 2016： 1?3.

[3] 武新波.基于CUDA的GPS軟件接收機研究[D].北京：北京理工大學，2015：3?4.

WU Xinbo. Research on GPS software receiver based on CUDA [D]. Beijing： Beijing Institute of Technology， 2015： 3?4.

[4] 林長星.2 Gb/s高速通信解調技術及其實現研究[D].北京：清華大學，2012：31?33.

LIN Changxing. Research on demodulation technique and its implementation for 2 Gb/s high speed communication [D]. Beijing： Tsinghua University， 2012： 31?33.

[5] SRINIVASAN M， CHEN C C， GREBOWSKY G， et al. An all?digital high data?rate parallel receiver [J]. Surface science， 1997， 604（15/16）： 1294?1299.

[6] SADR R， CAIDYANATHAN P， RAPHAELI D， et al. Parallel digital modem using multirate digital filter banks [M]. California： JPL Publication， 1994： 1?112.

[7] 梁俠，任海根，徐先超，等.800 Mb/s高速解調器的定時恢復算法及實現研究[J].現代電子技術，2007，30（23）：1?3.

LIANG Xia， REN Haigen， X? Xianchao， et al. 800 Mb/s timing recovery algorithm and implementation for high speed demodulator [J]. Modern electronics technique， 2007， 30（23）： 1?3.

[8] 郭曉峰，鄭雪峰，盧滿宏，等.高速數傳QAM解調器設計及應用[J].遙測遙控，2011，32（3）：21?25.

GUO Xiaofeng， ZHENG Xuefeng， LU Manhong， et al. Design and application of high?data?rate QAM demodulator [J]. Journal of telemetry， tracking and command， 2011， 32（3）： 21?25.

[9] 唐婷，杜瑜.全數字化高速數傳解調器的設計與實現[J].科學技術與工程，2016，16（14）：32?35.

TANG Ting， DU Yu. The design and realization of fully?digitalized high?rate data demodulator [J]. Science technology and engineering， 2016， 16（14）： 32?35.

[10] 曾輝.基于全數字高速并行接收結構APRX的解調技術研究[D].成都：電子科技大學，2013：3?5.

ZENG Hui. Research on demodulation techniques based on a parallel all?digital receiving structure named as APRX [D]. Chengdu： University of Electronic Science and Technology of China， 2013： 3?5.

[11] 保駿.QPSK、SQPSK信號解調相位模糊及其對Viterbi譯碼的影響[J].兵器裝備工程學報，2011，32（3）：53?55.

BAO Jun. Demodulation phase ambiguity of QPSK and SQPSK and its influence on Viterbi decoding [J]. Journal of ordnance equipment engineering， 2011， 32（3）： 53?55.