并聯交錯在數字功率因數校正中的應用

張明棟　沈伊慧　黃艷軍　王杰

摘要：本文給出了一種數字控制的單相功率因數校正（PFC）方案。主電路采用并聯交錯拓撲，減小了系統輸入電流紋波。控制系統采用數字算法構建PI調節器。為提高系統控制精度，考慮了數字延遲和采樣保持等過程。用一款樣機驗證了設計結果，驗證了設計的正確性。

關鍵詞：數字控制;功率因數校正;PI

中圖分類號：TP391.41 文獻標識碼：A 文章編號：1007-9416（2019）03-0060-01

為提高電能質量，目前用電設備輸入側廣泛采用功率因數校正（Power Factor Correction，簡稱PFC）技術。模擬電路實現的PFC技術簡單，成本較低，但是存在一定的缺陷，即控制電路受主回路參數影響較大，適應范圍小。數字電路實現PFC相對而言較為復雜且成本較高，但隨著數字控制技術的不斷發展，數字控制PFC技術的應用日臻成熟。目前廣泛采用的數字控制模型，針對控制系統的PI補償器參數整定還是基于主電路的小信號模型，缺乏對控制系統本身采樣保持和計算延遲等過程的考慮。本文建立了系統采樣保持和計算延遲的數學模型，并利用Z變換在離散域對數字PI調節器進行參數整定，取得了比較精確的控制模型。最后，通過一款樣機驗證了模型的準確性和設計的可行性。

1 并聯交錯拓撲及小信號模型

1.1 并聯交錯PFC

圖1所示是本系統所采用的并聯交錯主電路及數字控制器的原理。

主電路采用并聯交錯（Interleaved）拓撲。并聯交錯將N（N≥2）路Boost電路并聯，各路開關管驅動波形相位彼此相差。采用并聯交錯可以顯著減小儲能電感體積和輸入電流紋波。此外，并聯交錯能夠在相同開關頻率的情況下顯著提高轉換效率[1]。控制回路由單片MCU實現模數采集和PWM生成，減小了電路體積并有效提高了控制算法的靈活性。下面分別對主回路和控制回路進行數字化建模。

1.2 主電路建模

Boost電路的小信號模型如圖2[2]：

（1）電流環傳遞函數。電流控制環的輸入是電感電流，輸出為PWM占空比，傳遞函數的基本形式是電流小信號與占空比小信號的比值。電流環的交流小信號傳遞函數為：? ? ? （1）

（2）電壓環 傳遞函數：? ? ? ? ? ? ? ? ? ? ?（2）

其中，? ? ? ? ? ? ? ? ? ? ? ? ? ? ?（3）

（3）采樣-保持（S&H）延遲。采樣保持過程可以用零階保持器來描述[3]。當信號在時刻被采樣并保持一個時間后輸出轉換結果，輸出如下：

（4）

這里u（t）是單位階躍函數。對公式4進行拉普拉斯變換，得到：

（5）

（4）算法執行延遲。用表示算法執行所帶來的控制環延遲，稱為計算延遲。離散系統的計算延遲可利用單位沖擊響應來描述：? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? （6）

因此計算延遲的傳遞函數如下：? ? ? ? ? ? （7）

2 控制系統參數整定

控制環包括電壓外環和電流內環。電壓外環的作用是按預設給出穩定的輸出電壓，保證電壓不隨負載變化而產生突變，電流內環的作用是使電流跟蹤參考信號，即同相的交流正弦信號。為保證電感電流負載平衡，添加了電流平衡補償器。記為積分飽和修正系數，表達式如下：

（8）

上式中的，是待整定的PI控制器系數，根據自動控制原理中有關系統穩定性補償的方法在Z域加以確定，采用MATLAB求解，此處不再具體展開。

3 系統的實驗驗證

設計了一款400W樣機系統，基于上述模型計算得到的控制系數編寫控制算法，在滿載時輸入電壓及校正后的輸入電流波形如3圖。實際結果表明，控制系統參數整定合理，功率因數可達到0.99。

4 結語

采用數字控制的并聯交錯PFC轉換器，控制環采用小信號建模，主回路通過相差180°相位的PWM驅動波形及均流環節，能夠很好的達到功率因數校正的效果，滿載功率因數可達0.99。

參考文獻

[1] Balogh L.Power factor correction with interleaved boost converters in continuous-inductor-current mode[C].San Diego： Applied power electronics conference and exposition，1993：168-175.

[2] 徐德鴻.電力電子系統建模及控制[M].北京：機械工業出版社，2005.

[3] Chen Fu-Zen，Dragan M.Digital control for efficiency improvements in interleaved boost PFC rectifiers[C]. Palm Springs：Applied power electronics conference and exposition，2010：21-25..

Application of interleaving topology in PFC Based on Digital Control

ZHANG Ming-dong，SHEN Yi-hui，HUANG Yan-jun，WANG Jie

（Shanghai Areospace Electronic Technology Institute，Shanghai? 201109）

Abstract：This paper presents a digital controlled single-phase power factor correction （PFC） design. The interleaving topology is applied to the main circuit to reduce the input current ripple. A digital algorithm is introduced to construct a PI regulator for the control system. To determine the parameters of the PI controllers， In order to improve the control precision， both the digital delay and sample & hold process are take into consideration. To verify the correctness of the design， a prototype is given.

Key words：digital control; power factor correction; PI