一種近閾值電壓標準單元特征化建庫方法

胡偉　安文婷　袁甲

摘? ?要：面向近閾值電壓下庫單元的實際使用情況，針對傳統庫文件查找表誤差較大的問題，提出了一種近閾值電壓下對標準單元的特征化建庫方法.通過對標準單元實際應用情況的分析，重新界定了查找表的邊界;通過分析電路綜合結果與電路仿真結果的相對誤差，重新確定了查找表的規模;從而提高了近閾值電壓下標準單元庫準確性.該方法對smic55nmCMOS工藝的庫文件在0.6 V電壓下特征化建庫，并進行誤差評估，結果表明，該方法相較于傳統方法建立的庫文件，準確性提高了16%～63.51%，減小了查找表誤差，有效提高了庫文件的準確性.

關鍵詞：近閾值;標準單元庫;查找表;庫文件

中圖分類號： TN492? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 文獻標志碼：A

A Characterization Method for Standard Cell Library

at Near-Threshold Voltage

HU Wei1，AN Wenting1，YUAN Jia2

（1. College of Physics and Microelectronics Science，Hunan University，Changsha 410082 ，China;

2. Institute of Microelectronics，Chinese Academy of Sciences，Beijing 100029，China）

Abstract：According to the actual application of a standard library cell operating in the near-threshold voltage region，and due to the problem of large error in the lookup table of traditional library files，this paper proposed a method to characterize the standard cell in near-threshold voltage region. The method redefined the boundary of the lookup table by analyzing the actual application of standard cell in near-threshold voltage，and by analyzing the relative error between the circuit synthesis result and circuit simulation result，it re-determined the scale of the lookup table，in order to improve the accuracy of standard cell library in near-threshold voltage region. This method was then used to characterize the smic55nmCMOS process library file in 0.6 V voltage and evaluate the relative error，and the results show that when compared with the library file established by traditional characterize method，the proposed method improved the library file's accuracy by 16%～63.51%，reduced the error of lookup table，and effectively improved the accuracy of library file.

Key words：near-threshold;standard cell library;look-up table;liberty file

近些年，無線傳感節點、醫療電子、 RFID極低功耗（納瓦級功耗）技術逐漸興起，具有廣闊的市場前景[1]，然而常規的低電壓（0.8～1.2 V）技術，不能達到這些極低功耗設備的功耗指標要求，需要進一步降低電路的供電電壓，即電路工作在近閾值（0.5～0.6 V）附近.近閾值技術是數字電路近閾值電壓實現的關鍵，是實現系統極低功耗的必然途徑.然而近閾值電壓下，標準單元的輸入到輸出延時、上升下降延時呈指數值變大，給近閾值數字電路設計帶來嚴峻挑戰.在近閾值數字電路設計流程中，標準單元庫把設計實現的硬件語言翻譯成門級網表，是電路邏輯綜合的基礎，而庫信息的準確性決定了時序分析的準確程度，是數字電路功能正確的保證.然而對近閾值標準單元，用傳統特征化方法建立的標準單元庫信息與hspice仿真結果誤差極大，無法通過庫信息來準確把握整個電路設計.

為支持近閾值數字電路的設計流程，本文提出了一種近閾值電壓下標準單元的特征化方法：通過對庫單元實際使用時可能的負載與上升下降延時情況的分析，確定標準單元庫查找表的邊界;用相對誤差統計的方法，確定標準單元庫查找表規模;從而得到與正常電壓下商用標準單元庫精度相當的近閾值電壓下標準單元庫.

本文首先分析了商用標準單元庫的非線性模型及不同電壓下標準單元的延時變化情況，確定了提高庫信息準確性的改進方法，并采用該方法對0.6 V smic55nmCMOS工藝的標準單元進行特征化建庫;最后采用反相器鏈路、ISCAS'85基準測試電路C17、ISCAS'89基準測試電路S27，分別進行hspice仿真和基于所建庫文件進行DC綜合，驗證該標準單元特征化方法的建庫準確性.