非減性Dither與過采樣技術在低頻模擬采集系統中的應用

逯宏超， 趙冬青， 儲成群， 焦新泉

(中北大學 儀器與電子學院，太原 030051)

0 引 言

多通道模擬采集電路的動態性能是關乎采集系統設計的可靠保證。目前高分辨率的SAR A/DC和雙積分型A/DC可以提供高分辨率和低噪聲。由于采集系統中DC-DC電源輻射、多路模擬輸入信號的耦合干擾以及模擬開關通道切換等一些固定頻率干擾，很難實現技術手冊上的額定信噪比(Signal-Noise Ratio,SNR)，而要達到最佳的無雜散動態范圍(Spurious Free Dynamic Range,SFDR),也就是在系統信號鏈中實現干凈的底噪，那就更加困難了。所以改善模數轉換器的動態性能，提高模數轉換器的采集精度是構建整個采集系統的關鍵一環。本文提供了以AD7667為核心的采集系統方案，并對該方案的關鍵技術進行了分析，給出了實現方案和處理策略。

1 Dither算法原理

由于A/DC的精度的限制，數據量化的精度不能無窮大，這就意味著系統輸入信號會由于A/DC量化的飽和而截尾，從而產生不可避免的量化誤差[1]。當輸入非常小的信號(幅度小于1LSB)時，信號就會因為量化精度不夠而丟失。從圖1中可以看出，對于幅度小于1LSB的信號輸出有兩種可能的結果，圖1(a)中A/DC的量化輸出是一個矩形方波，而圖1(b)中量化是一條直線顯然這不是想要得到的結果，而且統計平均技術對于這種失真無法恢復。圖1(c)、(d)是加入小幅度Dither后量化的結果，明顯看出量化后的效果顯著改善。

圖1 小幅度信號量化結果

假設A/DC量化的輸入為p(x)，則量化后的信號為q(x)，那么量化后的誤差:

w(x)=p(x)-q(x)

(1)

量化步長用Δ表示，當輸入信號為斜坡信號時，量化誤差在±Δ/2內均勻分布，但當輸入信號為正弦信號時，p(x)是輸入的確定性信號，且由于正弦信號的周期性，量化誤差也周期性分布，其周期與輸入信號周期相同。對量化誤差函數進行傅里葉變換得到

(2)

式中，ω0=2π/Δ。量化誤差的頻譜分布如圖2中所示，量化誤差的頻譜分布并不是均勻分布，而由于其具有與輸入信號相同的周期性，從而產生諧波，且隨著頻率的提高，諧波分量逐漸降低。當Dither滿足一定條件時，量化系統總誤差和系統輸入信號統計獨立，特別的，帶有均勻獨立分布Dither的量化系統產生的總誤差信號，獨立于輸入信號且均勻分布，這減小了理想量化誤差于輸入信號之間的相關性和量化誤差引起的諧波[2-4]。

2 非減性Dither對采集系統的影響

根據采集系統輸出端對所加Dither信號的處理方式可將其分為減性Dither量化系統和非減性Dither量

圖2 量化誤差頻譜簡圖

化系統。減性Dither量化系統需要在采集系統量化的輸出添加數字減法器來除去輸入的Dither信號，引入對象通常是大幅度Dither；減性結構在數學理論分析中比較占優勢，但是如何精確的除去Dither編碼序列又不引入額外誤差使其在實際應用中的實現難度很大。非減性Dither系統則無需去除Dither信號，也就注定了引入對象必須是小幅度Dither信號。雖然已有數學理論推導證明非減性Dither結構不能使總的誤差與輸入信號獨立，但是可以使得誤差信號的任意統計矩與輸入信號無關[5-6]。

對于一個非減性Dither量化系統，當一個Ditherd加入到輸入信號x中其量化后的平均量化誤差可表達為

(3)

式中，p(d)為Dither的概率密度函數。將式(3)轉換為頻域內的表達式為：

(4)

圖3 不加Dither時的信號頻譜和進入均勻分布Dither時的信號頻譜

通過Matlab軟件對均勻分布的Dither信號進行仿真分析，結果表明，在信號量化前加入Dither信號可以明顯的改善信號的頻譜特性減小其諧波誤差，其仿真結果與理論推導相吻合。盡管加入Dither 信號能夠降低量化輸出的諧波失真，但也會提高整個系統的本地噪聲。

3 過采樣和均值濾波技術

除此之外，還可以采用過采樣的方法來提高采集精度，通過對信號多次采樣，在FPGA中對所產生的信號進行比較，找出最大和最小值后，將剩下的數據進行求平均值[7]。

過采樣技術是以高于奈奎斯特采樣頻率幾倍的采樣速率對模擬信號進行采樣，然后充分利用FPGA的內部資源，在其內部完成均值濾波和降采樣操作。該方法無需增加額外器件，即可充分發揮測量系統的功能并獲取較高的信噪比[8]。過采樣技術提高采集系統信噪比的基本原理是量化噪聲的功率并不隨著采樣率的提高而增大，采樣頻率提高1倍，噪聲的能量沒有改變，而噪聲的分布范圍卻增加了1倍，自然而然信噪比(SNR)也就得到了相應的提高。過采樣技術是通過提高信噪比來提高系統的分辨率，但是這種技術會增加FPGA內部資源的消耗，降低數據的吞吐率，而且主體噪聲只能是白噪聲。

如圖4所示為基于FPGA控制的多通道采樣時序流程圖。其具體實現過程主要可以概括為3個步驟：①獲取采樣通道信息并使能相應采集通道；②FPGA控制A/DC完成多次采樣，獲取多個量化數據；③實現均值濾波和降采樣。待當前采樣周期完成以后，轉入下一個待采集通道。

圖4 多通道過采樣技術流程圖

4 模擬采集通道動態參數測試建模

通道模擬采集系統系統主要由信號調理電路、濾波電路、模擬轉換開關、模數轉換器(A/DC)以及FPGA控制單元和上位機處理軟件組成。

動態性能的測試參數主要：SNR、有效位數(Effective number of Bit,ENOB)、總諧波失真(Total Harmonic Distortion，THD)、信號噪聲失真比(Signal to Noise and Distortion Ratio，SINAD)、無雜散動態范圍(Spur-Free Dynamic Rage，SFDR)等，這些參數的獲取通常為待測采集電路施加一個正弦激勵，輸入信號可定義為:

e(t)=Acos(2πfint+φ0)+C, 0

(5)

式中，A、fin、φ和C分別為正弦信號的幅值、頻率、初相位以及直流分量。待測采集通道模擬轉換后可表示為

y(n)=e(n)+b(n)+h(n), 0≤n≤N-1

(6)

式中：N為觀測樣本長度;e(n)為輸入信號采集樣本;b(n)為噪聲成分，包括量化噪聲、抖動噪聲等；h(n)為諧波失真成分。而

(7)

式中，fs為采樣頻率，為簡化信號模型，假設ω1=2π(fin/fs)作為歸一化角頻率。即：

(8)

0≤n≤N-1

式中:p為諧波個數;Ai為第i個諧波幅值；ωi為第i個諧波成分對應的歸一化角頻率;φi為第i個諧波成分的初始相位[9-10]。由文獻[11]中可知，輸入基波頻率fb對應輸出信號中所包含的諧波頻率落在

±Kfs±lfb

式中：l為諧波的階數；K為諧波頻率系數，K=0,1,…。2次和3次諧波的功率較強，4次和5次諧波的功率就很弱了，4次諧波及以上的諧波分量通常就不計入噪聲的成分了。因此在本文研究中對模數轉換過程中產生的諧波失真值計入到前4次的諧波分量，其余分量計入總體。

5 測試平臺的搭建

隨著當前A/DC器件集成度的提高，將傳感器調理電路對整個采集系統非線性度的影響，以及多通道模擬開關對通道間信號串擾的影響等效為ADC采集輸入端引入噪聲成分，將該采集通道作為一個待測模數轉換模塊，A/DC的動態特性可以用來表征采集系統的動態特性[12-13]。數據采集通道的框架如圖5所示。該采集系統的模數轉換芯片采用AD7667，它是一款16位、3MS/s、電荷再分配SAR型、全差分A/DC。該采集系統的信號輸入范圍為0～2.5 V，首先對采集系統的本底噪聲進行測試統計，在無輸入的情況下多次采集后求平均，然后對它取反后通過模擬加法器疊加到激勵信號上。設置其中某一采集通道激勵信號為320 Hz的正弦波，幅值為1.25 V，直流分量為0.725V。樣本點為33 570，采樣模式為非相干采樣。在權衡采樣倍數與FPGA內部資源消耗后，使用6倍過采樣進行采樣取數，然后利用高精度信號源疊加不同幅度的均勻分布Dither[14-15]。對獲取的樣本數據加窗處理后的FFT頻譜分析如圖6所示。其中：圖6(a)為不加Dither信號時的頻譜圖；圖6(b)為疊加幅度3LSBDither的頻譜圖。

圖5 多通道模擬采集系統框架

(a)

(b)

表1是在6倍過采樣下得到的采集系統的主要動態參數。從表中可知，當均勻分布Dither的幅值為3LSB時采集系統的無雜散動態范圍(SFDR)提高了7 dB，信噪比(SNR)下降了1.2 dB。動態性能改善最為明顯，繼續加大Dither的幅值，SFDR提升不顯著，SNR反而下降明顯。

表1 6倍過采樣下不同幅度Dither下采集系統的

6 結 語

本文通過分析Dither技術和過采樣技術改善模數轉化器動態性能和采集系統系統分辨率的原理，提出了一種非減性Dither技術和過采樣技術相結合的方法。該方法通過對激勵信號疊加不同幅度的均勻分布Dither噪聲，并利用SAR型A/DC可任意換控制的特點，實現相應采集通道的過采樣控制。該方法操作簡單易于實現，在實際應用中不失為一種提高模擬采集系統動態性能的有效方法。