基于FPGA的零中頻DPSK信號解調技術研究與實現*

李 雷，嚴玉國，楊賓峰

（空軍工程大學信息與導航學院，西安 710077）

0 引言

DPSK調制解調技術在通信中有很重要的作用，在傳統的超外差架構接收機中，對DPSK信號的解調主要包括載波同步和位同步兩大部分。載波同步主要使用科斯塔斯環（Costas）來實現。隨著軟件無線電技術和芯片制造工藝的發展，出現了零中頻架構的接收機，可以直接將射頻信號下變頻到基帶信號［1］，促進了接收機的小型化和集成化。但是在對DPSK信號的解調中，由于受到空間多普勒和接收機、發射機晶振精度的影響，接收的信號不完全是零中頻信號，實際上是有一定的頻偏的，因此，同樣需要對接收信號進行載波同步。在載波同步中，接收信號與本地載波相乘后的倍頻信號頻率依然很低，無法使用低通濾波器來實現倍頻信號的濾除，因此，需要研究能夠完成零中頻接收機DPSK信號載波同步和接收的工程實踐方式。

1 同相正交環路原理

同相正交環也稱科斯塔斯環（Costas），是J.P.Costas在1956年提出來的一種恢復載波信號的方法，后來Riter證明了Costas環和平方環是跟蹤低信噪比的抑制載波信號最佳裝置［2］，Costas環的基本結構如圖1所示。

圖1 Costas環結構圖

假設輸入信號為：

NCO輸出的同相和正交支路信號分別是：

其中，θ是輸入信號S（t）和NCO輸出載波之間的相位誤差。輸入信號與NCO輸出信號相乘得到：

經過低通濾波器之后可以得到：

yi（t）與yq（t）相乘后得到vd（t）：

vd（t）是θ的函數，通過環路濾波器得到vc（t），用vc（t）去控制NCO的輸出頻率，實現對載波信號頻率的跟蹤。

2 零中頻Costas環結構分析

在零中頻架構的接收機中，將射頻信號直接變頻到基帶信號，在經過同相和正交兩路的乘法器后，式（4）和式（5）中倍頻信號和低頻信號頻率相差很小，傳統的科斯塔斯環（Costas）不能夠用在零中頻接收機中對DPSK信號進行載波同步，文獻［3］提出一種適用于QPSK的零中頻結構復數鑒相器，可以實現對零中頻QPSK信號進行載波同步。對這種結構進行改進，可以得到適用于DPSK的復數鑒相器結構。

2.1 倍頻分量的濾除

在零中頻接收機中，接收到的I、Q兩路信號分別為：

其中，A是接收信號的幅度，D是接收信號的符號位。NCO輸出的兩路信號分別為：

由于不能使用低通濾波器，因此對接收I、Q信號和本地NCO信號使用積化和差的處理方式完成倍頻分量的濾除

從式（11）和式（12）中可以看出，經過相應的數學運算之后，信號中的倍頻成分得到濾除。

2.2 乘法器的實現

根據Costas環的原理，經過低通濾波器之后的信號要進行乘法運算，在FPGA中，乘法器將會消耗大量的資源，文獻［4］提出一種易于工程實踐的結構，其基本結構如圖2所示：

圖2 乘法器近似結構

2.3 環路濾波器的實現

環路濾波器的基本結構如下頁圖3所示。

在環路濾波器的設計中，關鍵在于確定環路濾波器的參數C1和C2。文獻［5］給出了環路濾波器參數C1和C2的計算公式。

圖3 環路濾波器結構圖

其中，ξ是阻尼系數，對于理想的二階環路來說，ξ一般的取值為0.707；T是數字采樣周期；ωn是環路的自然角頻率；K是環路總增益。

根據以上分析，可以確定零中頻Costas環路的基本結構如圖4所示：

圖4 零中頻Costas環結構

輸入的I、Q兩路信號分別與NCO輸出的正弦和余弦信號相乘，然后相加減就可以完成倍頻分量的濾除。然后使用改進型的乘法器完成兩路信號的相乘，最后將相乘的結果輸入到環路濾波器中，用環路濾波器的輸出調整NCO的輸出頻率。

3 Simulink仿真與分析

根據圖4的結構，在Simulink中搭建零中頻Costas環的結構。Simulink模型如圖5所示：

圖5 零中頻Costas環Simulink模型

圖5結構的仿真結果如圖6所示。

圖6 DPSK解調結果

其中，I、Q是在MATLAB仿真產生的兩路正交的DPSK調制信號，為了模擬經過信道傳輸后的信號，給DPSK信號加上了高斯白噪聲；Q_OUT是使用零中頻Costas環進行載波同步后輸出的DPSK信號。

因為輸入的I、Q兩路信號會含有噪聲信號，所以DPSK調制信號經過載波同步后還有很強的噪聲信號。因此，對圖5中的結構進行改進，在對I、Q兩路信號進行載波同步之前，首先進行低通濾波，濾除經過信道傳輸后疊加的頻率較高的噪聲信號。改進后的結構如圖7所示：

圖7 改進型Costas環

其中，Filter1和Filter2是在MATLAB中使用fdatool工具箱設計的兩個參數相同的低通濾波器，分別濾除接收信號I、Q通道中的噪聲信號。

改進后的Costas環仿真結果如圖8所示：

圖8 Simulink仿真結果

Q_Bool是對Q_OUT二值化后的輸出結果。對比圖6和圖8中的仿真結果，可以看出，改進后的零中頻Costas環在信號處理性能上有很大的提升。從圖8的仿真結果中可以看出，Q_OUT的信號幅度基本保持一致，可以完成載波信號的同步，實現DPSK的解調。Q_Bool與DPSK調制前信號保持一致，驗證了該方案的可行性。

4 位同步模塊的設計

DPSK信號經過載波同步之后，需要進行位同步，確保信號采樣的時機都在最佳時刻，減少系統誤碼率，進行后續的數據信息提取。位同步的實現主要有兩種方式，分別是插入導頻法和直接法。插入導頻法需要在信號發送的時候發送信號的導頻信息，消耗了頻譜資源；直接法不需要發送導頻信息，直接從接收數字信號中提取位同步信號。結合二次雷達S模式詢問信號的特點，只能選用直接法實現接收信號的位同步。

在對S模式詢問信號進行位同步的時候，采用了鎖相環法實現接收信號的位同步，鎖相環實現位同步的原理圖如圖9所示。

圖9 位同步鎖相環原理圖

接收信號過零時間檢測是為了提取接收碼元信號的基準相位信息。傳統的方式采用了微分整流來實現過零點的提取，而在FPGA中，數據的表示采用了二進制補碼的方式，通過信號的符號位就可以判斷信號的正負，因此，通過檢測符號位的變化提取接收信號的過零時間，作為碼元的相位信息［6］。相位比較器是比較接收信號碼元信息與位同步信號之間的相位關系，如果位同步信號超前過零時間，就產生一個超前脈沖，如果位同步信號滯后過零時間，就產生一個滯后脈沖。晶振輸出的時鐘信號經過整形電路變成兩路相位相差180°的脈沖序列。控制電路根據整形后的脈沖序列和超前滯后脈沖調整分頻器。首先將超前脈沖和滯后脈沖通過單穩觸發器，確保每個超前脈沖和滯后脈沖都能控制一個整形后的脈沖序列，如果相位比較器產生超前脈沖，就輸出扣除一個脈沖信號，使位同步信號滯后到達；如果相位比較器產生滯后脈沖，就增加一個脈沖，使位同步信號提前到達。圖10是位同步模塊的仿真結果。

圖10 S模式DPSK位同步

其中，clk_0和clk_1是相位相差180°的兩路脈沖信號；din是輸入數據的最高位；din_change是對輸入數據進行過零檢測的結果；add和sub分別是經過相位比較后輸出的加脈沖和減脈沖控制信號；add_1和sub_1分別是通過單穩觸發器之后的加脈沖和減脈沖控制信號；add_puls和sub_puls分別是加脈沖支路和減脈沖支路輸出的脈沖信號；clk_control是add_puls和sub_puls通過或門之后的控制脈沖；clk_div是通過分頻器之后的分頻信號；檢測clk_div的上升沿就可以得到位同步信號sync。從圖10中可以看出，當位同步信號的相位超前時，輸出減脈沖控制信號，扣掉一個脈沖信號，使下一個位同步信號延遲一個周期；當位同步信號滯后時，輸出加脈沖控制信號，增加一個脈沖信號，使下一個位同步信號提前一個周期到達，通過不斷調整位同步信號與輸入信號之間的相位關系，確保采樣時刻處于最佳狀態，實現接收信號的位同步。

在S模式詢問信號數據同步中，數據速率為4 MHz，采樣時鐘頻率為32 MHz，所以分頻數為N=32/4=8，每次的相位調整誤差為 θ=2π/N=45°，同步建立時間為 ts=NT=8×0.25=2 μs。

5 FPGA工程實踐

本文設計的硬件平臺主要應用在二次雷達S模式詢問信號的解調工作中。二次雷達的S模式詢問信號格式如圖11所示［7］。

圖11 S模式詢問信號格式

其中P1、P2是前導脈沖，是通過幅度調制發射的；長脈沖P6是數據部分，其中包含了需要發射的數據信息，長短格式詢問信號分別對應的持續時間為 16.25 μs或 30.25 μs，P6 是通過 DPSK 調制的方式完成發射，相位翻轉的時間間隔為0.25 μs，即數據的比特率為4 MHz。

本文使用的硬件平臺是FPGA+AD9361。FPGA主要完成信號的調制解調以及詢問信號編碼和應答信號的解碼；AD9361是ADI公司生產的一款射頻捷變收發器，內部集成了濾波器、混頻器、AGC、以及ADC、DAC等［8］，通過配置寄存器就可以實現射頻信號到基帶信號的轉變，直接提供零中頻數據給FPGA進行數據處理，本文結構中AD9361主要完成射頻信號到基帶的轉變。

為了完成二次雷達S模式詢問信號的DPSK的解調，首先用FPGA模擬產生一個S模式詢問信號并通過AD9361的發射通道發射出去；然后再通過AD9361的接收通道完成S模式詢問信號的接收。因為S模式詢問信號包含ASK調制和DPSK調制，因此，在接收機中應該包含兩部分處理，第一部分是對接收到的P1和P2脈沖進行ASK解調，當確認接收到P1和P2脈沖時，再對P6部分進行DPSK的解調接收。

根據圖7中的結構，在Quartus II中完成零中頻DPSK解調模塊的設計，最后將程序下載到開發板中。用Signal Tap II觀察DPSK信號的解調結果，解調結果如圖12所示。圖中第1行信號對應的是發射的S模式詢問信號；第2行信號是從接收機接收到的I、Q兩路信號中提取出的幅度信息；第3行信號是對接收信號的幅度信息進行門限判決輸出的ASK解調結果；第4行信號是經過零中頻DPSK載波同步后的輸出結果。第5行信號是對接收信號進行位同步后的輸出結果。從圖8中可以看出，解調后的DPSK信號與S模式詢問信號中的DPSK信號保持一致，因此，本文設計零中頻DPSK載波同步結構可以完成DPSK信號的解調。

6 結論

圖12 DPSK解調結果

為了使用零中頻接收機完成S模式DPSK信號的解調，本文通過對零中頻接收機的DPSK信號解調的特性分析，對傳統的Costas環路結構進行了改進。通過數學計算實現了傳統Costas環路中的低通濾波器的功能。仿真和實驗結果證明了該方案的可行性，該方案還可以用于零中頻接收機中PSK和QPSK信號的解調，在零中頻接收機的工程實踐中有重要的參考價值。