一種高動態雙模抗干擾接收機設計方法

王曉光

(中國電子科技集團公司第十研究所，四川 成都 610036)

0 引言

抗干擾接收機基于陣列天線自適應形成動態的方向圖，對干擾信號形成零陷進行對消，對信號來向具有一定的增益，以達到抗干擾的接收能力。劉漢超、梁昊等人對抗干擾算法進行了研究，給出了設計的一般原則和方法[1-6]；西安電子科技大學康樂設計了一種增益65 dB的接收通道，實現了一定的抗干擾能力[7]；狄旻珉、張爾揚設計了一種GPS抗干擾接收機[8-11]；湯先鵬等人對前端電路的線性度設計方式進行了分析[12]，陳建軍設計了一種數控自動增益控制(AGC)的通道，減輕了對ADC的動態范圍要求[13]，武漢大學李彥迪等人對GPS/Galileo雙模進行了研究[14]，Wu Y，Wang B，Liu K J R等人在干擾自消上做了新的探索[15-18]，這些文獻對抗干擾接收機設計從多個方面開展了研究，但針對接收前端指標設計方法需要更進一步的深入。本文在此基礎上進一步針對BDII(帶寬2.046 MHz)和GPS(帶寬2.046 MHz)信道復用、提高線性度和減小功耗以及降低組合頻率干擾幾個方面進行了新設計。

1 天線陣元形式

天線采用了均勻4陣圓形陣列，采用球面坐標系表示入射波的波達方向(DOA)，坐標系的原點O在陣列中心，方向矢量a(θ，φ)是關于(θ，φ)的陣列響應，可表示為：

(1)

對于干擾信號數量k的分辨能力，陣元數M應滿足：

M≥k+1。

(2)

式(2)的4元陣最多能抗3個不相關干擾。理想的通道電性能完全一致，實際在實現時存在一定的時延和增益相對誤差，各通道不完全一致，為此中頻輸出信號可表示為：

(3)

式中，sp(t)分別是同一個信號入射到不同陣元形成的，信號具有相關性，而nm(t)復高斯白噪聲。記

S(t)=[s1(t)，s2(t)，s3(t)，s4(t)]，

(4)

N(t)=[n1(t)，n2(t)，n3(t)，n4(t)]。

(5)

則對干擾來向的估計歸結為求解矩陣：

X(t)=AS(t-τi)+N(t)，

(6)

式中，A為導向矢量矩陣，包含了信號以及干擾的來向信息，考慮到接收通道的幅度相位失真，設通道i(i=1，2，3，4)的幅度及時延響應分別為(Ai，τi)，式(2)修正為：

X(t)=AAiS(t-τi)+N(t)。

(7)

由式(7)可知，幅度以及時延的不一致性，將帶來信號及干擾來向計算的誤差，影響到對干擾零陷的深度及信號來向的增益。因此抗干擾4通道接收機通道間的匹配程度是影響接收機抗干擾性能的關鍵指標。

2 抗干擾接收機的基本組成及原理

抗干擾接收機主要由4陣元雙頻點無源天線、4路低噪聲放大器、4路下變頻和中放通道、共用本振和采樣鐘模塊、主備電源切換電路以及晶振切換電路等功能模塊組成，如圖1所示。

圖1 雙模抗干擾信道原理

3 有源天線設計

針對存在BDII/GPS雙系統的情況，采用獨立的硬件通道會大幅增加功耗，考慮到2個頻點間隔300 MHz，設計了一種有源器件復用的低噪聲放大器(LNA)通道，通過無源的三端口濾波器實現對信號的區分和隔離設計，仿真優化得到的元件需要根據器件標稱值來折中實現，LNA有源電路選用2級ATF54143放大器級聯設計，該器件呈寬帶幅頻特性，設計為30 dB增益；通帶特性主要由無源電路實現，無源三端口濾波器電路原理圖、仿真及實際測量結果如圖2和圖3所示。

圖2 三端口LNA仿真原理

圖3 三端口濾波器仿真及測試結果對比

4 通道設計

接收通道將低噪聲放大器輸出的信號分別進行下變頻、濾波及適當的放大以適應ADC的動態范圍，同時提供足夠高的線性度以減小失真。通道增益的下限應保證中頻信號被ADC量化至少有1 bit有效位，通道增益的上限應保證最強的干擾信號被ADC量化同時有一定的功率回退，以免超過ADC量程而使采樣數據無效。GPS導航信號采用了BPSK調制及擴頻體制，到達地面的強度的最低規范值C/A碼為-130 dBm，BDII信號功率與此相當，BDII在通帶內的噪聲功率為-104 dBm，GPS在通帶內的噪聲功率為-111 dBm，通帶內高斯白噪聲功率超過了信號功率，于是ADC量化到的是帶內的熱噪聲功率。經過通道的線性放大后被ADC采樣量化，因此要求通道增益的上限為：

Gmax=ADCFS-J/S-(-160+30)。

(8)

對于具有90 dB干信比(J/S)要求的4陣列抗干擾天線，天線端接收的最強信號是帶內的干擾信號，高于信號90 dB，同時對于ADC的動態的要求為90 dB-(max(-104 dBm，-111 dBm)+130 dBm)即74 dB，ADC采樣的1 bit對應6.02 dB，則選擇有效位數在12 bit以上的ADC即可滿足要求，而最小增益取決于現有ADC能量化的最小信號，選擇有較高有效位數的ADC，有效位數越高其噪底越低，對小信號的分辨率越高，理論上通道的增益可以適當降低，但增益較低的通道對ADC噪聲貢獻的壓制作用減小，不利于包含ADC的整個接收通道噪聲系數的改善，因此通道的增益取允許增益的上限。以典型的ADC滿量程2 V-Vpp計算，中頻輸入阻抗200 Ω，則ADCFS=4 dBm，于是Gmax=44 dB，考慮預留一定功率回退，將通道增益設計為40 dB。

增益分配及線性度分析：增益設計的分配原則，應同時考慮通道有盡可能高的線性度，同時有盡可能低的噪聲系數。通道總增益設計為40 dB，按照信號的放大鏈路方向，分別是低噪聲放大器(LNA)，通常設計為30 dB左右，那么下變頻通道的凈增益約為10 dB，考慮到下變頻通道各級電路之間的匹配損耗2 dB，則通道增益不大于12 dB。根據電路級聯的噪聲系數(NF)公式及線性度公式：

(9)

(10)

即總的噪聲系數主要由前級決定，這是因為前級信號非常微弱相對于噪聲比較敏感，而總的線性度主要由后級決定，這是因為隨著信號被逐級放大，后級器件的對信號失真貢獻越大，要求后級電路有較高的輸出三階截點(OIP3)。綜合考慮以上因素，通道由預選濾波器、混頻單元和中放單元構成，級與級之間通過阻抗匹配改善駐波(VSWR)，通道原理框圖如圖4所示。

圖4 BDII/GPS通道原理

預選濾波器需在較低的差損和較高的選擇性之間平衡，射頻聲表濾波器(SAW)能夠同時滿足這2個要求，針對BDII和GPS選擇了SF2186及B4060，其差損和矩形系數滿足系統的使用要求。混頻單元有2種方案：① 采用具有較高線性度，類似于MAX2682這類對本振電平要求較低(≥-10 dBm)有源混頻器；② 采用類似ADE-1L這類高線性度，帶插入損耗，對本振電平要求較高(≥0 dBm)的無源混頻器。2種方案通過MAX2682在其后級增加衰減以達到和ADE-1L加后級中放相同的凈增益，由于混頻器之前信號通過30 dB增益LNA放大后，對混頻器的NF不敏感，選取的原則是線性度優先級最高，其次是噪聲系數，最后是功耗。通過仿真比較2種方案的參數，如表1所示。

表1 有源混頻與無源混頻方案對比

主要電性能參數靜增益Gain/dB線性度OIP3/dB噪聲系數NF/dBMAX2682+6 dB衰減2293.2ADE-1L+10 dB放大2377

由表1可知，無源相對有源混頻器線性度高而噪聲系數差，因此通道的設計應選擇線性度較高的無源混頻器ADE-L方案，差損通過下一級的10 dB增益的中頻放大器進行補償。

中放前選擇了LC中頻濾波器，一方面是為了濾除混頻后的帶外干擾，另一方面是為了減小差損，由于BDII以及GPS導航信號都采用了BPSK的調制方式，其帶內能量主要集中在載波附近；為了提高選擇性，可以將LC濾波器的帶寬設計得略小于信息帶寬(BDII為20.46 MHz)，另一方面，帶寬變窄又會使得通帶內的相位波動加大，導致4個通道之間不一致性變大，影響了調零的深度。綜合考慮選擇BDII中頻濾波器帶寬為18 MHz，GPS為2.5 MHz。為滿足通道凈增益為10 dB的要求，選擇了20 dB左右增益的高線性度中放AD8352，中放輸出阻抗為200 Ω，通過阻抗匹配電路接入有效位為12.5 bit高性能AD9269。

5 頻率流程及本振設計

多通道接收機的總功耗較大，電磁環境復雜，為了降低功耗和減小濾波器的使用種類，雙系統接收機需要進一步考慮不同系統之間的串擾，為此選擇通道采用了一次變頻，大大減少了整機內的頻率種類和組合干擾產物，將中頻統一到相近的頻率，可以選用相同的中頻放大器，降低中頻濾波器設計難度。整機中存在的頻率有參考源fref，一般選擇10 MHz或者20 MHz，以與頻率合成器的輸入頻率范圍相適應，BDII本振LOB，GPS本振LOG，采樣鐘fclk，則在系統內產生的組合頻率為：

n1fref±n2LOB±n3LOG±n4fclk。

(11)

頻率選取原則上應滿足：

(12)

依據理論計算式(12)有多組解，采樣鐘頻率fclk范圍以50～65 MHz為宜，考慮到本振的輸出上升沿較為陡峭，導致輸出諧波衰減較慢，選擇相應的本振頻率LOB≥20fclk，LOB≥20fclk，進一步考慮到統一中頻，及對GLONASS系統的組合頻率的電磁兼容性，最終分別選定為62，1 220，1 530 MHz，這樣將雙系統中頻中心頻率統一到46 MHz附近，減小不同通道之間的組合頻率雜散，提高了BDII及GPS通道之間的電磁兼容性。

6 采樣鐘降噪設計

采樣鐘對中頻的采樣，等效為對中頻的下變頻，以及ADC頻率響應范圍內按照奈奎斯特帶寬的頻譜折疊，折疊效應如圖5所示。

圖5 中頻及采樣鐘頻譜折疊效果

62 MHz采樣鐘的相位噪聲在對中頻采樣時，按照上述方式折疊到通帶內，產生了噪聲的積分累計，其中產生影響的帶寬為ADC采樣帶寬，為了提高采樣信號的信噪比，通過先對采樣中進行線性放大，再經過30 kHz窄帶晶體濾波器衰減帶外相位噪聲至熱噪聲的水平，降低了原始采樣鐘的遠端相噪；通過該電路的設計，將近端相噪從-135 dBc@1 MHz提高至-141 dBc@1 MHz。

7 主備電源及晶振切換

接收機設計成在內部和外部電源同時輸入時，以及內部電源或信號處理硬件故障時可正常工作，為此設計了電源切換電路，切換功能電路如圖6所示。

圖6 電源切換電路原理

N1選型為NC7SZ11P6X邏輯電路，對接收機內的電源情況綜合后給出切換信號，接收機內同時設計了晶振切換電路，在檢測到外部高穩定度晶振輸入時，自動切換到外部晶振，其主要原理為對外部參考輸入進行檢波，當超過一定的門限時，通過內部邏輯電路結合射頻開關，將晶振輸入從內部切換到外部，以輸出相位噪聲指標相對較高的本振和采樣鐘信號。

8 電磁兼容設計

通道之間的隔離度是干擾對消的關鍵指標，同時有源信道包含2個系統多個頻點，為此針對每個通道設計了獨立的屏蔽腔，將通道間的隔離度提高至相鄰通道65 dB以上，相距較遠的通道隔離度大于75 dB。接收通道LNA增益30 dB，變頻通道12 dB，由于前級增益較高容易引起放大器自激，為此設計成LNA單獨分腔，通過屏蔽隔條開小孔的方式耦合；通過對電源的仔細設計，防止雜散通過電源線傳導耦合形成信號的正反饋，在印制板中電源層進行了整層單獨設計，上下層設計成GND層以去耦，提高了電路的電磁兼容性，BDII/GPS雙模接收機設計實現如圖7。

9 系統測試與分析

通過整機抗干擾測試驗證，測試結果與設計指標對比如表2所示。

表2 設計指標與實測指標對比

測試項目設計指標實測指標通道增益Gain/dB4242輸入駐波VSWR2.01.36線性度OIP3/dBm2829.3噪聲系數NF/dB3.53.2功耗/ W64.37抗干擾能力(單音干擾)/dB9092抗干擾能力(單寬帶)/dB8087抗干擾能力(三干擾)/dB7081

10 結束語

通過設計雙通道LNA，結合獨立的變頻通道，在同一個射頻輸入通道內實現了BDII/GPS的放大和下變頻，將主要的有源器件減少了40%，通道采用了無源混頻器結合放大器的通道電路形式，提高通道的線性度的同時降低了通道的功耗，也減小了由于強本振信號產生的雜散信號；合理的頻率規劃減少了組合干擾，通道實現了優良的幅相一致性和較高的隔離度。相比已有的抗干擾前端，在解決功耗和線性度的矛盾方面提供了參考，提升了整機的綜合性能。該接收機功耗較低，線性度較高，實現了實際抗干擾能力單音干擾90 dB，單寬干擾87 dB，三干擾80 dB以上。通過小批量試制，系統工作穩定，具有較好的應用前景。