一種相控陣?yán)走_(dá)時(shí)序控制裝置設(shè)計(jì)

孫高俊12

(1.中國電子科技集團(tuán)公司第三十八研究所， 安徽合肥 230088；2.孔徑陣列與空間探測安徽省重點(diǎn)實(shí)驗(yàn)室， 安徽合肥 230088)

0 引言

相控陣?yán)走_(dá)的時(shí)間資源和能量資源的管理是相控陣?yán)走_(dá)的重要環(huán)節(jié)。通過波束資源調(diào)度，實(shí)時(shí)編排雷達(dá)探測波束和波形，產(chǎn)生全機(jī)定時(shí)信號和工作時(shí)序，實(shí)時(shí)產(chǎn)生雷達(dá)工作參數(shù)，能夠?qū)χ攸c(diǎn)目標(biāo)和監(jiān)視區(qū)域分配更多的掃描時(shí)間和能量資源，實(shí)現(xiàn)對重點(diǎn)目標(biāo)的快速發(fā)現(xiàn)和跟蹤[1]。

隨著軍事斗爭的發(fā)展，對數(shù)字陣列相控陣?yán)走_(dá)規(guī)模和性能的要求越來越高。例如某相控陣?yán)走_(dá)陣元數(shù)多，工作模式多，不同的工作模式對資源的調(diào)度和時(shí)序產(chǎn)生的控制都不相同，波束駐留時(shí)間長短差別也較大。為應(yīng)對此需求，需要研制一種新型的時(shí)序控制裝置。該裝置要求外部接口豐富，具備較強(qiáng)的數(shù)據(jù)傳輸和處理能力，并且要具備良好的可測試性。

1 時(shí)序控制裝置設(shè)計(jì)1.1 硬件架構(gòu)設(shè)計(jì)

為了滿足某雷達(dá)整機(jī)時(shí)序產(chǎn)生任務(wù)的需求，需要專門研制一種高性能、可擴(kuò)展的時(shí)序控制裝置。在工程研制中，結(jié)合項(xiàng)目實(shí)際需求采用了CPCI (Compact Peripheral Component Interconnect)總線+ FPGA (Field Programmable Gate Array)的系統(tǒng)架構(gòu)。CPCI總線由于其良好的抗震性和通風(fēng)性，還可以熱插拔，廣泛應(yīng)用于雷達(dá)、飛行器等探測領(lǐng)域[2]，同時(shí)利用FPGA邏輯資源豐富、處理速度快、可在線編程和可靈活配置的特點(diǎn)。

該裝置物理形式為基于FPGA的符合CPCI總線標(biāo)準(zhǔn)的專用板卡，硬件架構(gòu)主要由CPCI總線接口、14路高速差分輸入輸出通道、2路光電轉(zhuǎn)換接口模塊、RS422接口模塊、TTL接口模塊和RS232接口模塊等組成。該裝置的原理框圖如圖1所示。

圖1 時(shí)序控制裝置原理示意圖

FPGA用于時(shí)序信號的控制和產(chǎn)生、數(shù)據(jù)交互以及數(shù)據(jù)格式轉(zhuǎn)換。CPCI總線接口用于實(shí)現(xiàn)FPGA與外部CPCI計(jì)算機(jī)的通信和數(shù)據(jù)傳輸。14路高速差分輸入輸出通道用于實(shí)現(xiàn)FPGA與外部處理器之間的數(shù)據(jù)高速串行交互；光電轉(zhuǎn)換接口模塊用于實(shí)現(xiàn)FPGA中的數(shù)據(jù)與外部光纖信號數(shù)據(jù)的轉(zhuǎn)換及交互；RS422接口模塊用于實(shí)現(xiàn)RS422信號的輸入和輸出；TTL接口模塊用于實(shí)現(xiàn)TTL信號的輸入和輸出；RS232接口模塊用于實(shí)現(xiàn)RS232信號的輸入和輸出。

1.2 詳細(xì)設(shè)計(jì)

1.2.1 CPCI總線接口設(shè)計(jì)

目前CPCI總線接口主要有兩種實(shí)現(xiàn)方式:使用專用PCI接口芯片和采用可編程器件。專用芯片如PLX公司的PCI9054等可以實(shí)現(xiàn)完整的PCI接口功能,可將復(fù)雜的PCI總線接口轉(zhuǎn)換為相對簡單的用戶接口，缺點(diǎn)是缺少靈活性。采用FPGA的優(yōu)點(diǎn)在于其靈活的可編程性,PCI接口可以依據(jù)需求進(jìn)行優(yōu)化設(shè)計(jì),而不必實(shí)現(xiàn)所有的PCI功能[3]。其次將其他用戶邏輯與PCI接口邏輯集成在同一個(gè)芯片上,可實(shí)現(xiàn)緊湊設(shè)計(jì)。

在本設(shè)計(jì)中FPGA采用ALTERA公司的StratixⅡGX系列中型號為EP2SGX90FF1508的芯片，器件中等價(jià)邏輯單元(LE)有90 960個(gè)；片內(nèi)存儲器4.3 Mbit；支持16路高速GTX收發(fā)器通道,每路傳輸速率高達(dá)6.375 Gbit/s；接口電平支持：LVTTL，LVDS，PCI等眾多I/O標(biāo)準(zhǔn)。EP2SGX系列芯片內(nèi)部有支持PCI電氣特性的區(qū)域和管腳，適合于CPCI接口的開發(fā)。

CPCI總線接口采用直接調(diào)用FPGA自帶IP核的方式實(shí)現(xiàn)。在FPGA自帶IP核的基礎(chǔ)上，根據(jù)CPCI總線規(guī)范協(xié)議，添加PCI外圍接口邏輯，實(shí)現(xiàn)面向用戶的接口功能，如I/O端口讀寫、DMA讀寫、PCI中斷處理等。

1.2.2 時(shí)序控制模塊設(shè)計(jì)

時(shí)序控制模塊是本裝置的核心模塊，其主要工作流程是接收波束調(diào)度計(jì)算機(jī)通過CPCI總線送來的時(shí)序參數(shù)和波束調(diào)度信息，并據(jù)此產(chǎn)生各種不同工作模式下的雷達(dá)整機(jī)時(shí)序信號，并將各種工作參數(shù)和波束調(diào)度信息通過多種接口形式轉(zhuǎn)發(fā)至雷達(dá)其他分系統(tǒng)，從而實(shí)現(xiàn)雷達(dá)時(shí)間和能量資源的實(shí)時(shí)分配，控制各分系統(tǒng)在統(tǒng)一時(shí)序下協(xié)同工作。

時(shí)序控制模塊的設(shè)計(jì)是在FPGA內(nèi)部完成的，采用硬件描述語言VHDL來實(shí)現(xiàn)具體的邏輯功能。在設(shè)計(jì)中充分采用了參數(shù)化的設(shè)計(jì)思路，時(shí)序信號和控制參數(shù)全部可實(shí)現(xiàn)動態(tài)重配置。該模塊的設(shè)計(jì)主要包括以下內(nèi)容：整機(jī)時(shí)鐘處理、DMA數(shù)據(jù)接收處理、雷達(dá)時(shí)統(tǒng)設(shè)計(jì)、時(shí)序產(chǎn)生模塊和時(shí)序發(fā)送模塊等，其組成如圖2所示。

時(shí)序產(chǎn)生的具體實(shí)現(xiàn)是根據(jù)雷達(dá)各種工作模式、波束駐留時(shí)間和時(shí)序參數(shù)產(chǎn)生對應(yīng)的時(shí)序信號，然后通過時(shí)序發(fā)送模塊將時(shí)序信號通過RS422接口或TTL接口直接發(fā)送出去，或者通過光纖數(shù)據(jù)編碼，將時(shí)序打包在光纖數(shù)據(jù)中發(fā)送出去。產(chǎn)生的雷達(dá)基本工作時(shí)序框圖如圖3所示。

圖2 時(shí)序控制模塊組成框圖

圖3 雷達(dá)基本工作時(shí)序框圖

1.2.3 高速通道及光纖接口設(shè)計(jì)

為滿足本雷達(dá)高速數(shù)據(jù)傳輸?shù)男枨螅苍O(shè)計(jì)了16路高速差分輸入輸出通道。其中14路高速通道通過兩個(gè)ZD系列高速連接器替代傳統(tǒng)的CPCI連接器實(shí)現(xiàn)高速數(shù)據(jù)交換；另外2路高速通道通過光電轉(zhuǎn)換模塊轉(zhuǎn)換為光纖信號與外部實(shí)現(xiàn)數(shù)據(jù)交換。高速通道的連接如圖4所示。

圖4 高速通道連接示意圖

兩個(gè)光電轉(zhuǎn)換模塊的工作流程具體如下：發(fā)送數(shù)據(jù)時(shí)，F(xiàn)PGA調(diào)用內(nèi)部的GTX收發(fā)器，把待發(fā)送的并行數(shù)據(jù)轉(zhuǎn)換為高速串行數(shù)據(jù)，送至光電轉(zhuǎn)換模塊的發(fā)送通道，光電轉(zhuǎn)換模塊把串行高速差分信號轉(zhuǎn)換成光信號實(shí)現(xiàn)光纖輸出。接收數(shù)據(jù)時(shí)，來自光纖的光信號經(jīng)光電轉(zhuǎn)換模塊轉(zhuǎn)換成高速串行的差分信號送到FPGA，F(xiàn)PGA調(diào)用內(nèi)部的GTX收發(fā)器，把高速串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，送用戶邏輯進(jìn)行后續(xù)處理。光電轉(zhuǎn)換模塊的接收和發(fā)送端口直接與GTX收發(fā)器的發(fā)送端和接收端相連，使用時(shí)只需要編寫接口及復(fù)位程序即可[4]。FPGA內(nèi)部高速通道模塊的例化示意圖如圖5所示。高速通道傳輸速率為2.4 Gbit/s，數(shù)據(jù)位寬為16 bit。高速模塊的使用中要注意：FPGA內(nèi)部接發(fā)送端的數(shù)據(jù)(tx_datain)必須與發(fā)送時(shí)鐘(tx_clk)同步，接收端的數(shù)據(jù)(rx_dataout)必須與接收時(shí)鐘(rx_clk)同步，否則高速通道的數(shù)據(jù)傳輸會出現(xiàn)誤碼。

圖5 高速通道模塊配置圖

1.2.4 RS422接口及TTL接口設(shè)計(jì)

由于雷達(dá)規(guī)模大，組成設(shè)備較多，同時(shí)與各設(shè)備間的信號接口也不同。為將時(shí)序信號同步送至雷達(dá)各功能處理設(shè)備，本時(shí)序控制裝置需要提供不同的時(shí)序輸出接口。除上述光纖接口外，還需具備以下接口：TTL電平的時(shí)序輸出接口、RS422電平的時(shí)序輸出接口和RS232電平的時(shí)序輸出接口等。RS422及TTL接口設(shè)計(jì)示意圖如圖6所示。其中，TTL電平接口芯片選用雙向驅(qū)動芯片IDT74FCT164系列，實(shí)現(xiàn)LVTTL電平到TTL電平的轉(zhuǎn)換；RS422電平接口芯片選用SN65LBC174系列，實(shí)現(xiàn)RS422電平的時(shí)序信號輸出；選用MAX202ESE芯片，實(shí)現(xiàn)RS232電平的時(shí)序信號輸出。

圖6 RS422及TTL接口設(shè)計(jì)示意圖

2 測試性設(shè)計(jì)

2.1 CPCI總線接口測試設(shè)計(jì)

CPCI總線接口的測試可利用WinDriver軟件來實(shí)現(xiàn)，該軟件是一款簡潔高效不涉及操作系統(tǒng)底層編程且兼容性很好的驅(qū)動開發(fā)工具[5]。具體測試流程如下：通過軟硬件配合，在FPGA內(nèi)部專門設(shè)計(jì)1個(gè)32位的讀寫寄存器，利用WinDriver軟件對該寄存器進(jìn)行讀寫操作，例如寫入測試數(shù)據(jù)“55AAAA55”,檢查讀出的數(shù)據(jù)是否與此相同，如果相同，則判定CPCI總線工作正常。否則，CPCI總線有故障。利用WinDriver軟件還可以識別時(shí)序控制裝置的VenderID、DeviceID、分配的基地址和分配的中斷信息等。

2.2 時(shí)序控制模塊測試設(shè)計(jì)

時(shí)序控制模塊的測試思路如下：在FPGA內(nèi)部設(shè)計(jì)獨(dú)立的時(shí)序采集測試模塊，對本雷達(dá)產(chǎn)生的時(shí)序信號BW、CPI和PRF信號進(jìn)行采集和計(jì)數(shù)；同時(shí)將采集到的數(shù)據(jù)送至測試計(jì)算機(jī)與計(jì)算機(jī)寫入時(shí)序產(chǎn)生模塊的時(shí)序參數(shù)進(jìn)行比對，如果參數(shù)一致，表示時(shí)序控制模塊工作正常。例如在規(guī)定的測試時(shí)間周期內(nèi)對PRF脈沖的個(gè)數(shù)和周期分別進(jìn)行采集和計(jì)數(shù)，計(jì)數(shù)結(jié)果保存到測試寄存器內(nèi)，在測試周期結(jié)束后，CPCI測試計(jì)算機(jī)讀取PRF周期測試寄存器和PRF數(shù)量測試寄存器的數(shù)值，與原來寫入時(shí)序產(chǎn)生模塊的數(shù)值進(jìn)行比對是否一致。時(shí)序控制模塊的測試框圖如圖7所示。

圖7 時(shí)序控制模塊測試框圖

也可通過SignalTap軟件抓取典型信號的波形來辨別時(shí)序信號是否正常。

2.3 光纖接口測試設(shè)計(jì)

光纖接口的測試流程如下：FPGA通過光電轉(zhuǎn)換模塊輸出的光纖信號，通過光纖跳線器，接至光電轉(zhuǎn)換模塊的輸入端，進(jìn)行閉環(huán)測試。在Quartus軟件中調(diào)用SignalTap軟件，對光纖發(fā)送和接收的數(shù)據(jù)進(jìn)行比對。光纖接口測試框圖如圖8所示。

圖8 光纖接口測試框圖

在正常情況下，光纖接收到的數(shù)據(jù)和發(fā)送的數(shù)據(jù)是相同的。在測試時(shí)，需要同時(shí)關(guān)注rx_errdetect[1..0]信號是否出現(xiàn)高電平的跳變。rx_errdetect[1]表示16位接收數(shù)據(jù)中的高8位有沒有接收到錯(cuò)誤的數(shù)據(jù)，rx_errdetect[0]表示16位接收數(shù)據(jù)中的低8位有沒有接收到錯(cuò)誤的數(shù)據(jù)。正常情況下，rx_errdetect[1]和rx_errdetect[0]均為低電平，表示光纖通道中沒有接收到錯(cuò)誤數(shù)據(jù)。

2.4 RS422接口和TTL接口測試設(shè)計(jì)

在時(shí)序控制裝置硬件設(shè)計(jì)時(shí)，就考慮到了RS422接口、TTL接口和RS232接口的測試性設(shè)計(jì)。時(shí)序信號測試模塊的連接示意圖如圖9所示。

圖9 RS422接口及TTL接口測試框圖

如圖9所示，F(xiàn)PGA輸出至高速連接器插座的RS422電平的時(shí)序信號、TTL電平的時(shí)序信號和RS232電平的時(shí)序信號等通過切換控制經(jīng)各種電平逆變換后，再接回FPGA，在FPGA中通過SignalTap軟件對信號進(jìn)行波形采集并與原輸出信號比對，可驗(yàn)證輸出信號是否正常。

3 結(jié)束語

本時(shí)序控制裝置采用標(biāo)準(zhǔn)CPCI總線+FPGA的系統(tǒng)架構(gòu)，創(chuàng)造性地利用ZD系列高速插座替代傳統(tǒng)CPCI連接器，從而實(shí)現(xiàn)高速數(shù)據(jù)的內(nèi)外交換；本時(shí)序控制裝置具有完善的自我測試功能：所有功能模塊和輸入輸出信號均可自我測試。具有16路高速輸入輸出通道，數(shù)據(jù)吞吐率達(dá)80 Gbit/s；具備多種時(shí)序輸出接口：支持光纖接口、TTL電平、RS422電平、RS232電平等輸出接口；參數(shù)化、

可編程的時(shí)序設(shè)計(jì)方法可適應(yīng)相控陣?yán)走_(dá)波束掃描和時(shí)序產(chǎn)生的需求。本時(shí)序控制裝置已成功應(yīng)用在某雷達(dá)中，取得了良好的驗(yàn)證效果。