FPGA數據采集系統中虛擬儀器LabView的應用

范月圓

（江蘇航空職業技術學院，江蘇 鎮江 212134）

虛擬儀器就是一種基于計算機的儀器，當前儀器發展的重要方向就是計算機和儀器的結合，一般來說，這種結合可以有兩種方式，其主要方式是指以通用的計算機硬件及操作系統為依托，實現各種儀器的功能。FPGA相對于傳統的數據采集系統中運用單片機作為主要控制模塊工作的方式具有極大的優勢，實現了數據快速、高效的采集。在高速數據采集系統中采用LabView語言，能夠實現數據的采集、保存以及公眾波形現實，對數據進行監測等功能，極大地滿足了數據采集中數據精準、存儲量大、采集過程穩定可靠等方面的要求。

1 LabView以及FPGA概述

1.1 LabView概述

LabView是一種計算機語言，它是由美國NI公司研制開發的，類似于C和BASIC，都屬于一種程序開發環境。但是，LabView與其他的計算機語言不同的是，其他的計算機語言都是通過文本語言產生的計算機代碼，而LabView是采用基于圖形的編輯語言G進行程序的編寫，所產生的程序呈現出的是一種框圖的形式。總體來說，LabView就是一種圖形化的編程語言，它是將文本用圖標來代替，從而創建應用程序。這種圖形化的編程語言采用的是數據流編程方式，程序框圖中節點間的數據流向決定了虛擬儀器以及函數的執行順序。當前LabView作為一種圖形化編程語言的開發環境，已經大范圍的應用于工業生產以及學術研究等領域，它不僅能夠滿足不同的最終用戶使用自己所熟悉的程序語言，還能夠幫助用戶構建自己的工程或者科學系統，使得在儀器編程進行數據采集更加便捷，從而極大地提高了工作效率。

1.2 FPGA概述

FPGA（Field-Programmable Gate Array）即現場可編程邏輯門陣列，它是專用集成電路（ASIC）領域中的一種半定制電路。FPGA的出現一方面彌補了定制電路的不足，另一方面也解決了原有的可編程器件門電路數有限的問題。系統設計師將FPGA內部的邏輯塊根據需要連接起來，好比將一個電路實驗板放在一個芯片當中，因此，成品的FPGA的邏輯塊和連接能夠依照設計者的想法而變化，從而完成設計者需要的邏輯功能。

2 原理與設計

2.1 數據采集系統的整體架構

通常來說，原始信號、信號調理設備、數據采集設備以及計算機測量采集軟件是組成數據采集系統的主要幾部分。但在很多情況下，因為一些原始信號并不是能夠直接測量的電信號。在這種情況下，這些原始的物理信號能夠通過傳感器的轉換，變成數據采集設備能夠識別的電信號，從而采集到系統當中。然而，還因為一些輸入信號的測量不能夠被直接的進行，就需要信號調理設備對這一類的信號進行調理，從而達到數據采集設備能夠對這些信號精確測量的目的。由此可見，數據采集設備就是用來將模擬的電信號轉換成計算機能夠識別并處理的數字信號輸入到計算機當中。在計算機上建立LabView程序開發環境，極大地方便了與硬件的交互，順利完成數據采集的任務，還可以對數據進行后續的分析處理。數據采集存儲系統的整體架構以及控制狀態可以描述為將被測量的物理對象所發出的物理量信號傳入到傳感器當中，再由傳感器將模擬的電信號傳遞到信號調理器當中，由信號調理器將調理后的信號傳入FPGA數據采集系統中，再在計算機中進行信號的調理、數據的存儲以及將數據呈現到交互界面與用戶完成交互。

2.2 系統總體設計

數據采集卡主要是通過 USB、PXI、PCI、PCI Express、火線（IEEE1394）PCMCIA、ISA、485、232以及各種無線網絡等總線接入個人計算機，是計算機與外界的主要接口。數據采集系統通過數據采集卡連接傳感器將采集到的數據輸入到計算機中，再通過虛擬儀器 LabView將采集到的數據設計合適的程序框圖，以TDMS（飛機技術資料數據化管理系統）的格式將數據存儲到計算機的硬件當中。然后，在利用MATLAB（矩陣實驗室，一種先進的科學計算軟件）編寫M文件，將數據由TDMS格式轉換成為MIF（是Mapinfo用來想歪交換數據的一種中間交換文件）格式，然后在通過Quartus II綜合性FPGA開發軟件里的ROM IP核設計一個數據信號的存儲模塊，再將MIF格式的數據存儲到ROM（只讀內存鏡像）中，以便于FPGA軟件的其他模塊在進行數據信號的時許仿真以及算法的驗證時能夠調用。

3 LabView軟件設計

3.1 LabView程序框圖設計

采用基于圖形的編輯語言G進行程序的編寫，所產生的程序呈現出的是一種框圖的形式。在虛擬儀器LabView中，包括了工具模板、函數模板設計、控件框圖各項功能模塊和參數配置模塊，將相應的輸入控制對象以及輸出顯示隊形調價到控制模板當中，程序框圖的對象集合需要在函數模板中進行創建，最后在框圖窗口中完成對數據的調用。虛擬儀器LabView設計的數據采集存儲器的程序框圖主要包括了四個部分，一是為滿足不同的幅值范圍多個通道進行的數據采集，將Channel settings設置為給多通道以及傳感器輸出信號電壓范圍的單元；二是根據傳感器的帶寬，設置合適的采樣頻率，將timing settings作為采樣時鐘單元；三是將實時采集的數據，通過TDMS File Path（TDMS文件路徑）輸出對象以TDMS文件格式存儲到計算機硬盤當中，以logging settings作為采集數據的存儲單元；四是將傳感器以及數據采集硬件電力中采集到的信號進行實時的動態現實，以Acquire Data作為實時數據顯示單元。

3.2 數據采集和存儲實現

在數據采集系統中，應用了外置USB數據采集卡，這種采集卡具有隨插隨用的優點，配合著LabView軟件程序極大地方便了在現場的數據采集。而在外置USB數據采集卡中，選用美國NI公司的USB-6361數據采集卡，這種數據采集卡具有高性能的多功能數據采集（DAQ）模塊，ADC的分辨率為16位，輸入方式包括單端輸入和差分輸入兩種，PLL輸出時鐘基準為100MHz，定時分辨率為10ns。這種數據采集卡能夠保持高度的采樣率以及采樣數據的精確程度。在LabView數據采集存儲顯示界面中，將通道依次設置在界面的左側，采樣信號電壓的輸出范圍在-10V～10V，采樣率為2.00MS/s，最后將數據存儲路徑設置為計算機硬盤。LabView數據采集存儲顯示界面右側顯示的是采樣信號動態，能夠使用戶實時觀察到采樣信號的動態變化，同時，當窗口顯示出采樣信號出現突然性的變動時，還可以隨時按下停止按鈕暫停，將突變的信號段進行保存從而方便之后的分析，為信號的處理分析提供了便利。如圖1所示。

圖1 LabView數據采集存儲顯示界面

4 FPGA系統設計

4.1 ROM模塊設計

Quartus II軟件的megawizard plug-in manager本身具有參數可調宏功能模塊，ROM模塊需要與系統的時鐘模塊同步，以clock作為時鐘信號，數據的精確度為16位，在LabView中采集到的信號可以將其部分截取放入ROM單元，從而能夠詩讀取仿真在FPGA中進行，ROM 模塊設置。

4.2 FPGA時序仿真

FPGA數據采集系統開發中應用的Verilog HDL硬件描述語言是直接針對于底層硬件的，系統相應的速度非常快，高速的系統時鐘能夠滿足高速信號的實時處理。在ROM中讀取的原始數據信號需要經過濾波后再進行處理分析，因此需要設計數據采樣的控制模塊及信號濾波處理模塊。FPGA數據采集系統的時序仿真是通過Modelsim波形仿真軟件，以計算機的內存單元為依托，將系統中的信號運行狀態進行實時監測，根據需要分析各信號段的參數值。

5 結語

虛擬儀器LabView和數據采集卡USB-6361的結合具有強大的存儲優勢，并且有較強的可移植性，縮短了測控系統的開發周期，滿足了不同頻率和精度的信號的采樣要求。同時，FPGA的信號處理具有高速實時的特點，能夠對LabView采集的信號進行算法分析的驗證。因此，在FPGA數據采集系統中應用虛擬儀器LabView，能夠推廣到各種控制半實物仿真系統。