基于FPGA的智能變電站輔助操作分析儀的研制

南方電網玉溪通海供電局 曾祥輝

0 引言

近年來，隨著智能變電站信息化和網絡化水平的不斷提高，變電站內智能設備之間的信息交互日益復雜，給整個智能變電站的管理帶來了困難。由于無法充分、有效地獲取站內海量數據，對整個二次系統的狀態監控和故障定位非常復雜。他們不僅需要現場的專家和技術人員完成協調，而且需要大量的時間。此外，當局部地區存在問題時，很難快速識別出整個車站的受影響區域。

然而，如果能得到所有智能變電站的網絡數據[1]，我們就能夠知道更多關于設備狀態和系統狀態的信息。同時，基于這些數據，能夠對整個二次系統的完整性進行研究。利用圖形可視化顯示和專家數據庫技術，可以演示各種過程與其所在區域的二次系統運行狀況之間的關系。

此外，還可以對二次系統的運行狀態等性能進行定量評價。與傳統方式相比，對二級系統的狀態管理進行全面識別和分析。然而，傳統的數據采集方式效率不高，極大地限制了變電站設備運行狀態的分析，也限制了變電站人員整個二次系統的運行和管理。如何以較高的速度和效率充分獲取智能化變電站的信息，成為亟待解決的一個技術瓶頸。

目前，現場網絡數據包分析儀等設備往往通過軟件獲取消息。然而由于其分析速度較慢，難以滿足全站儀規模的分析需求。二次系統網絡中存在大量的信息流，此外系統本身還涉及到全站儀處理層和控制層的網絡數據包，需要研究基于硬件模式的信息采集和分析方法，但是傳統的ISA、EISA、PCI、AGP總線傳輸速率已不能滿足智能變電站全信息實時采集的要求（如數字數據采集、MMS通信、GOOSE通信、同步通信等）。

參考文獻[2]、[3]采用傳統的USB2.0總線和CPI總線進行數據傳輸，總線傳輸速率有限，不能滿足高速的要求。而PCI Express總線的出現極大地改善了這一問題。在[4]、[5]中使用了高速PCI Express總線的傳輸方式。而設備本身沒有對數據的任何有效處理，從而導致傳輸效率低下。因此，需要開發一種基于新型總線傳輸的數字光纖硬件分析儀，該儀器在IEC61850中定義了網絡消息規則[6]，能夠滿足項目的要求。硬件平臺包括光纖收發器和網絡數據鏈路層的構建，需要根據相應的消息進行定制和上傳。

本文采用FPGA并行處理結構實現對網絡數據包的分析，它比傳統的軟件包解析更快、更高效。同時，將PCI-Express總線技術應用于智能變電站運行維護輔助分析儀的硬件平臺，能夠滿足智能變電站海量數據的實時采集、高速存儲和高效提取的要求。整個智能變電站實現了網絡數據的集成監控，同時系統集成度很高。

1 綜合監測網絡信息體系結構概述

智能變電站采用三層結構和兩層網絡結構，其組成如圖1所示。采用過程層網絡實現信息共享。智能變電站的過程層網絡與常規變電站的二次回路電纜等效，將間隔層設備與一次設備連接。通過消息在智能設備之間交換信息，信息環由采樣值環、GOOSE開關輸入輸出電路等組成，GOOSE消息主要傳遞開關量信息。同時，利用SV消息實現合并單元、層間保護與控制裝置之間的模擬傳輸。因此，智能變電站的穩定運行需要高可靠性的GOOSE和SV。它對GOOSE消息有很高的實時性要求。

本文利用智能變電站運行維護的硬件設備作為圖1所示的網絡信息集成監控框架，主要用于接收、緩存、解析和上傳處理層信息（如GOOSE和SV消息）。

圖1 網絡信息綜合監控的體系結構

1.1 硬件平臺設計概述

根據QGDW429-2010《智能變電站網絡交換技術規范》，當SV通過網絡或與GOOSE共用網絡傳輸時，處理層交換機即使在1000M突發業務量激增0.25ms，進入任何100M網絡端口也不會造成分組丟失，該網絡端口也適用于任何1000M網絡端口中的2000M突發業務。當SMV、GOOSE等信息要求更高的可靠性時，全光配置的開關通常選擇8、16、24Mbps的光端口和2、4千兆位的光端口。

在設備的正常運行中，系統實現了對硬件分辨率報文設備的要求，設計的報文設備實現了系統的要求，可以在不少于100個節點上滿足變電站的規模。硬件設備的單個光端口的傳輸速率為1000Mb/s，支持GOOSE和SV分析，滿足多種網絡條件，如組合網絡和VLAN劃分。硬件設備的硬盤可以支持全站信息存儲超過15天。結合上述技術要求，本文設計了一個基于FPGA和PCIE的分析硬件裝置，如圖2所示。

該平臺采用Intel Corei-2655LE處理器，主頻可達2.2GHz，5個PCI(e)擴展槽，2個PCIe槽和3個CFast槽，支持2個10/100/1000M以太網端口，兩個以太網端口可以訪問站級的MMS。與FPGA雙向通信的PCIE通道，完成了GOOSE和SV中數據的高速傳輸。利用CFast鏈接RAID（冗余磁盤陣列獨立）控制器，系統可以訪問磁盤陣列的大量數據。為了實現整個裝置的靈活性，提高了系統的集成，利用Altera公司的Cyclone IV Gx ep4c FPGA芯片訪問網絡數據包。

圖2 建筑系統硬件平臺

利用FPGA實現SV、獲取GOOSE消息是本文的難點之一。該系統采用千兆以太網層8E1111芯片實現與光接口和FPGA總線接口的連接，為了保證數據的準確性，使接口連接一個外部的以太網收發芯片實現14千兆從中心交換機通信接口獲取。為了提高數據的傳輸效率，系統采用傳動機構合作的雙dddr2雙緩沖和鏈式DMA。FPGA將收集分析信息，緩存DDR2寫入或收到信息通過鏈式DMA到主計算機的內存和PCI-E總線。

1.2 消息解析模塊

硬件平臺主要是從中央交換機獲取GOOSE和SV消息。為了滿足并發傳輸時的中央交換機風暴流，系統使用如圖3所示的緩存數據接口方法。通過以上處理，減少了操作數據分析造成的延遲，并在實時和優先級傳遞中將GOOSE消息數據與大量數據分離。還可以減少FPGA上位機觸發的MSI中斷請求次數，避免高速CPU響應中斷的負擔。

根據IEC618509-2標準，單個節點的SV消息為每秒4000幀，采樣值為每周期80點。如果接入站的間隔設備數為100，每個SV網絡包的最大長度為500Bytes，則接入中心交換機四個光端口的SV總數據流量約為4000×100×500Bytes=1.6Gb/s。平臺的內部數據處理，通過硬件完成SV消息解析，然后將分析結果打包上傳到工控機進行處理。SV數據流量的分析結果約為4000×200×200=0.62Gb/s，經過硬件分析，SV數據流量傳輸減少了五分之三，即不僅大大降低了PC數據處理的成本，而且提高了數據傳輸效率。

圖3 數據接口處理模塊

1.3 數據緩沖和流量控制模塊

該裝置采用第二代雙數據速率同步動態隨機存取存儲器DDR2作為數據緩存單元。DDR2突發讀寫到定時的實際操作如圖3所示。DDR2控制器的突發長度為16，數據寬度為64。在實際測試中，系統用戶的讀寫時鐘頻率為62.5M，進行全突發寫操作需要16ns×32=512ns，總寫入數據為64×16＝1024比特。它需要16ns×52＝832ns進行全突發寫入操作，總寫入數據為64×16＝1024比特。實際測試結果表明，DDR2突發寫入速度為2Gb/s，讀取速度為1.2Gb/s，因此寫入速度大于硬件分析后的數據流，可以完全避免數據幀。

圖4 DDR2突發讀寫定時

根據系統的需要，必須實時保持GOOSE包傳輸的硬件平臺。SV的傳輸可以通過緩存上傳到系統。當發生故障時，需要在五秒內相應地傳輸GOOSE分組前后的SV分組數據。因此，系統需要對SV消息進行實時連續訪問，以確認當故障發生時，上層軟件能夠在故障周期之前和之后獲得數據。

由于DDR2在讀寫、控制、數據和地址方面的信號是共享的，因此DDR2不可能同時讀寫。為了保證同時上傳和接收SV，系統采用雙緩沖訪問機制。我們使用兩個緩存，一個作為主緩存、另一個用作備份緩存。為了保證GOOSE的實時性和最小化傳輸延遲，SV和GOOSE使用子信道和獨立的傳輸機制進行緩存。主緩存分為SV和GOOSE兩個存儲區，備份緩存尤其適用于SV。

圖5 數據緩沖和流量控制模塊

1.4 數據傳輸模塊

由于該設備工作正常，整個數據處理能力應大于800MbPs，在極端條件下工作時，整個數據包處理能力應不低于2000MbPs，遠遠超出傳統數據傳輸總線的能力。因此，需要一種新的總線傳輸技術突破，而PCI Express（PCIE）總線則是解決這一瓶頸問題的好方法。采用第三代IO總線技術，PCIE采用差分傳輸方式。這樣，每個通道上有兩對LVDS差分數據線，它們負責發送和接收數據，每一對差分線路數據的傳輸速率是2.5Gbps。

將PCIE總線引入智能變電站運行維護輔助分析系統中，可以滿足實時采集、高速存儲、高效提取智能變電站海量網絡數據的需要。為了提高系統的集成度和保持數據傳輸的靈活性，設備選擇FPGA實現PCI Express串行總線的數據傳輸鏈路，它的實現框圖如圖6所示。

圖6 組態數據傳輸鏈路實現圖

如圖6所示，PCIE IP模塊是一個實現事務層和鏈路層功能的硬核FPGA芯片實例。采用高速收發器實現PCIE核心物理層的功能，配置模塊主要負責從核心配置空間讀取信息。DMA閱讀器模塊和RC從模塊完成數據傳輸，端點設備的存儲空間用于主存儲器交換數據。

2 驅動程序設計

系統采用WiNeRe+VS2010開發環境完成PC驅動程序的設計。根據所檢測到的硬件設備，WindDriver將自動生成與硬件相關的庫函數，這允許用戶在現有框架基礎上定制他們的驅動程序。

PC機與硬件板之間有兩種主要的交互方式。第一種方式是PC機通過簡單的控制命令自動讀取卡片的內容，讀取和寫入數據空間。無論BAR空間多大，它們只能依次進入空間。如果只用BAR空間進行讀寫，數據傳輸速度不超過100MBps，CPU負載非常高。顯然，這種高速數據傳輸方式是不可接受的。

為了提高傳輸效率，降低CPU的工作壓力，系統采用PCIe卡讀寫PC數據（DMA）。本文采用如圖7所示的驅動程序設計。首先，將PC應用于具有連續物理地址的一段內存空間。FPGA將發送MSI中斷通知PC讀取數據時，它達到一定的數據規模。然后PC機接收并分析中斷，并寫入BAR0空間寄存器，該寄存器包含上述物理地址的起始地址和空間大小，最后PC機啟動DMA。在完成數據傳輸過程后，FPGA向PC機發送一個中斷，當主機接收到中斷時，讀取BAR0空間狀態寄存器確定中斷類型，然后做出適當的判斷。PC將數據從物理地址空間復制到用戶程序可以訪問的空間中。

圖7 驅動程序設計過程

3 實驗分析

智能變電站的運行維護系統主要接收來自過程層中心交換機和上傳到上層軟件平臺打包且由硬件分析后的信息，該系統采用Kaimo公司的SNT3000智能變電站網絡測試平臺進行了實驗驗證。通過設置SNT3000，可以把兩種典型的壓力測試來測試以太網的信息，包括機構的時間壓力數據流和數據流的流動機理。由時間機器數據流測試的分組丟失率如表1所示。

表1 時間機制結果表

從理論上講，Cyclone IV FPGA DMA的寫入速度約為622MB/S，PCIe報頭造成的效率損失是固定的比例，每幀有效數據為128字節，報頭為16字節。PC的中斷處理時間為6us，這與Windows正常中斷處理時間的大小相同。在完整步驟中，寄存器將有大約第八次寫入操作，每個操作大約占用0.5us，而讀取操作大約占用2us。主機的適當等待時間約為10us，每個數據傳輸DAM的大小為4MB，需要23us傳輸一次數據。然后實際PCI Express DMA寫傳輸速度應該是：(128/(128+16))×(23/(6+0.5×8+23))×622MB/S=385.3MB/S。圖8示出了在測試流量中具有不同流的系統的實際吞吐量。

圖8 測試系統吞吐曲線

如圖8所示，它是流量機構的壓力測試下的吞吐曲線。第一條曲線是關于系統的理論速度，第二條曲線是關于系統的吞吐量，而不需要分析消息。當數據流大于312Mb/s時，系統達到最大處理能力，數據開始丟失。第三個曲線是系統解析消息后的吞吐率，并采用鏈DMA傳輸系統。通過系統硬件平臺分析，有效的數據傳輸系統僅占整個傳輸系統的三分之一，因此系統能夠承受更高的數據量注入。

圖9 消息解析結果顯示圖

圖9示出了軟件平臺中的消息解析結果。在測試結果中，解析后的GOOSE信息能夠準確反映智能變電站運行信息，滿足功能要求，并能夠準確顯示驗收過程和區域相關性。當故障發生時，也能準確地顯示SV在近時間的故障波形。

4 結論

為了解決智能變電站運行輔助分析系統中數據采集問題，設計了一種基于FPGA的網絡消息解析硬件裝置。通過時間機構和流量機構的實驗和測試，驗證了該變速器的可靠性和穩定性。結果表明，該裝置能夠滿足變電站海量網絡數據的實時采集、高速存儲和高效提取的要求，能夠完成處理層網絡，并能完成網絡數據包接收、緩存、解析和上傳等功能，為變電站人員合理有效的管理提供了一種可行的方案。