基于QuartusⅡ可校時(shí)電子鐘的設(shè)計(jì)

孫浩程

摘 要：本文介紹了基于Altera公司開(kāi)發(fā)的QuartusⅡEDA軟件，該軟件功能強(qiáng)大且界面友好，在此基礎(chǔ)上利用原理圖和VHDL語(yǔ)言設(shè)計(jì)可校時(shí)的電子鐘 。QuartusⅡ軟件具有極其豐富的功能單元，可搭接的靈活性能夠滿足具有復(fù)雜性和創(chuàng)造性的理想開(kāi)發(fā)平臺(tái)， 本文利用QuartusⅡEDA軟件設(shè)計(jì)可校時(shí)的電子鐘，達(dá)到了預(yù)期的開(kāi)發(fā)設(shè)計(jì)效果。該電子鐘具有計(jì)時(shí)、清零、校時(shí)、報(bào)時(shí)等基本功能。

關(guān)鍵詞：QuartusⅡ EDA 可校時(shí) 電子鐘

中圖分類號(hào)：TN70 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2018）03（c）-0114-02

QuartusⅡ是Altera公司的綜合性PLD/FPGA開(kāi)發(fā)軟件，界面友好，使用便捷，功能強(qiáng)大，是一個(gè)完全集成化的可編程邏輯設(shè)計(jì)環(huán)境，是先進(jìn)的EDA工具軟件。支持原理圖、VHDL、Verilog HDL以及AHDL（A1tera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。對(duì)于CPLD、FPGA、SOC和HardCopy ASIC設(shè)計(jì)，Altera Quartus Ⅱ軟件在性能和效能上是業(yè)界首屈一指的軟件[1-2]。本文采用Quartus Ⅱ來(lái)設(shè)計(jì)可校時(shí)的電子鐘。

1 設(shè)計(jì)原理

本多功能數(shù)字鐘具有的功能有：顯示時(shí)—分—秒、整點(diǎn)報(bào)時(shí)，可校準(zhǔn)。根據(jù)鐘表的工作機(jī)理，整個(gè)鐘表的工作應(yīng)該是在1Hz信號(hào)的作用下進(jìn)行，這樣每來(lái)一個(gè)時(shí)鐘信號(hào)，秒增加1s，當(dāng)秒從59s跳轉(zhuǎn)到00s時(shí)，分鐘增加1分，分鐘在59分跳轉(zhuǎn)到00分時(shí)，小時(shí)增加1小時(shí)，小時(shí)的范圍是從0～23時(shí)。本時(shí)鐘實(shí)際主要由兩個(gè)六進(jìn)制計(jì)數(shù)器（秒十位，分十位），三個(gè)十進(jìn)制計(jì)數(shù)器（秒個(gè)位，分個(gè)位，小時(shí)個(gè)位）和一個(gè)三進(jìn)制計(jì)數(shù)器（小時(shí)十位）組成，6個(gè)計(jì)數(shù)器中的每一計(jì)數(shù)器的4位輸出通過(guò)BCD譯碼器74248顯示成為十進(jìn)制數(shù)。

1.1 部分模塊設(shè)計(jì)

1.1.1 對(duì)于分頻模塊以及計(jì)時(shí)模塊

系統(tǒng)時(shí)鐘如果采用2HZ時(shí)鐘，那么要得到1HZ秒時(shí)鐘信號(hào)，就要設(shè)計(jì)一個(gè)2分頻的分頻器；如果采用4HZ時(shí)鐘，那么要得到1HZ秒時(shí)鐘信號(hào)，就要設(shè)計(jì)一個(gè)4分頻的分頻器。本系統(tǒng)采用的時(shí)鐘是4HZ，利用兩個(gè)D觸發(fā)器串聯(lián)起來(lái)構(gòu)成4分頻器。

由功能可知，分和秒計(jì)數(shù)器應(yīng)該是六十進(jìn)制計(jì)數(shù)器，其中個(gè)位是十進(jìn)制，十位是六進(jìn)制，而時(shí)計(jì)數(shù)器應(yīng)該是二十四計(jì)數(shù)器，其中個(gè)位是十進(jìn)制；故采用四位二進(jìn)制計(jì)數(shù)器74163即可滿足要求。驅(qū)動(dòng)計(jì)數(shù)器計(jì)數(shù)的時(shí)鐘，是系統(tǒng)經(jīng)過(guò)分頻后的1HZ的秒時(shí)鐘信號(hào)。設(shè)計(jì)圖如上圖1所示。

1.1.2 校時(shí)模塊

該功能包括兩個(gè)按鍵，一個(gè)按鍵用于時(shí)間數(shù)值的調(diào)節(jié)，按住時(shí)間計(jì)數(shù)值快速向上計(jì)數(shù)，松開(kāi)時(shí)恢復(fù)正常；另一個(gè)按鍵是模式切換鍵，用于切換時(shí)、分、秒三者之間的較時(shí)，模式切換鍵由74160和一些邏輯門電路構(gòu)成，模式切換鍵生成頂層實(shí)體如圖2所示，“MODE”按鍵即為較時(shí)切換按鍵。當(dāng)按鍵按第一下時(shí)，輸出端口“S_EN”為高電平，用于使能系統(tǒng)進(jìn)入較秒狀態(tài)，同時(shí)輸出端口“SEL”輸出低電平，使得系統(tǒng)進(jìn)入快速計(jì)時(shí)狀態(tài)（4HZ），方便較時(shí)；輸出端口“M_EN”為高電平，用于使能系統(tǒng)進(jìn)入較分狀態(tài)；按第三次按鍵時(shí)，輸出端口“H_EN”為高電平，用于使能系統(tǒng)進(jìn)入較時(shí)狀態(tài)；按第四次按鍵時(shí)，輸出端口“SEL”為高電平，用于使系統(tǒng)恢復(fù)正常速度計(jì)時(shí)（1HZ秒計(jì)時(shí)），三個(gè)輸出端口“S_EN” “M_EN” “H_EN”輸出低電平，使系統(tǒng)恢復(fù)正常計(jì)數(shù)。

由于按鍵所用開(kāi)關(guān)為機(jī)械彈性開(kāi)關(guān)，當(dāng)機(jī)械觸點(diǎn)斷開(kāi)、閉合時(shí)，由于機(jī)械觸點(diǎn)的彈性作用，一個(gè)按鍵開(kāi)關(guān)在閉合時(shí)不會(huì)馬上穩(wěn)定地接通，在斷開(kāi)時(shí)也不會(huì)一下子斷開(kāi)。因而在閉合及斷開(kāi)的瞬間均伴隨有一連串的抖動(dòng)，為了防止這樣的現(xiàn)象，用VHDL語(yǔ)言編寫程序消除按鍵抖動(dòng)。

1.1.3 對(duì)于整點(diǎn)報(bào)時(shí)功能

某點(diǎn)59分50秒報(bào)時(shí)，也就是當(dāng)分計(jì)數(shù)器輸出“0101 1001”，秒計(jì)數(shù)器輸出“0101 0000”時(shí)，系統(tǒng)使能一個(gè)蜂鳴器鳴叫報(bào)時(shí)。具體電路如圖3下：

2 結(jié)語(yǔ)

QuartusⅡ是Altera公司的開(kāi)發(fā)軟件，界面友好，使用便捷，功能強(qiáng)大，是一個(gè)完全集成化的可編程邏輯設(shè)計(jì)環(huán)境，是先進(jìn)的EDA工具軟件。支持原理圖、VHDL、VerilogHDL等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。本文利用該系統(tǒng)設(shè)計(jì)可校時(shí)的電子鐘，達(dá)到了預(yù)期的開(kāi)發(fā)設(shè)計(jì)效果。

參考文獻(xiàn)

[1] 張玉梅，周騰蛟，曲延華，等.QuartusⅡ仿真軟件在數(shù)字電子技術(shù)教學(xué)中的應(yīng)用[J].沈陽(yáng)師范大學(xué)學(xué)報(bào)：自然科學(xué)版，2014，32（1）：84-87.

[2] 黃聚義，潘傳勇.基于QuartusⅡ的交通燈控制器設(shè)計(jì)[J].儀表技術(shù)，2013（1）：39-41.

[3] 趙明富.EDA技術(shù)與實(shí)踐[M].北京：清華大學(xué)出版社， 2005.